EDA365电子工程师网

标题: 通孔焊盘的anti pad尺寸设置 [打印本页]
作者: flyriz    时间: 2018-3-18 22:11
标题: 通孔焊盘的anti pad尺寸设置
大家好，针对通孔焊盘，allegro中有专门的anti pad尺寸设置，一般是怎么设置尺寸的？我看网上有个规定：anti pad 直径＝regular pad直径＋30mil,为什么要以regular pad为基准呢?我觉得只要比钻孔直径大一圈（比如20mil），保证与内层不短路就行了呀，请高手帮我解答一下，谢谢！
作者: zuoanwind    时间: 2018-3-19 09:17
看过钻孔的切面图吧，还有你内层的default的内层regular pad难道写的是钻孔大小？
作者: xh450321    时间: 2018-3-19 09:20
本帖最后由 xh450321 于 2018-3-20 09:37 编辑 1 K7 j0 r$ |; y+ Y$ O
; K8 G# \* }% K! Z
在负片层的情况下，只和thremal relief和anti pad有关系，regular pad只在正片的时候起作用，所以anti pad和regular pad没有直接关系
作者: wuqiongsu    时间: 2018-3-19 10:01
比阻焊大就行了吧
作者: kinglangji    时间: 2018-3-19 15:49
楼上3个答案真是看笑了。。; O- k' Z1 Q9 {& r1 |% N" u
光从电气连接的角度看，楼主说的没啥问题。。
& o7 j& H7 M( ^按regular来当参照，我觉得一个是出于保守的做法，另一个可能有电磁方面的考虑。。: u; Z7 V! i- q: s3 u
作者: flyriz    时间: 2018-3-19 16:00
kinglangji 发表于 2018-3-19 15:49; P$ k: N+ ^* s0 m
楼上3个答案真是看笑了。。
5 _5 }9 F, F" |0 g. n5 j光从电气连接的角度看，楼主说的没啥问题。。
* K* d2 S  z  J* P+ o按regular来当参照，我觉得一个 ...

6 ?- y7 J9 B3 r0 a+ Z- D我觉得有没有可能是为了减少与内电层的容性耦合？毕竟焊盘的面积比走线大多了。% h) `8 N# J$ U1 `2 C2 q: n) w0 U
作者: xyylucky    时间: 2018-3-19 16:03
负片的情况下，才需要这样设计，做的时候要小心，出图的时候要仔细检查，一不小心就短路了。
作者: xh450321    时间: 2018-3-20 09:09
kinglangji 发表于 2018-3-19 15:49$ p9 B) \- @% z% T' j) p
楼上3个答案真是看笑了。。
2 B2 f9 }) n  j: a: ?+ c/ J光从电气连接的角度看，楼主说的没啥问题。。
. V' R, I% q+ y8 V% G/ y/ L; m按regular来当参照，我觉得一个 ...

" a6 s$ T3 z$ S0 I- k9 Q0 t那得好好像你学习了，呵呵( R" j" @- w' m' G/ ~
作者: J蓝虹    时间: 2018-3-20 10:34
实际没有short，够大就ok了。但要考虑到生产公差问题，一般相应的孔径对应的anti-pad尺寸都会有建议的
作者: zuoanwind    时间: 2018-3-23 10:47
kinglangji 发表于 2018-3-19 15:49
! e. S' u" i' h9 _楼上3个答案真是看笑了。。
# J  q. c* O# ?' p" w- n+ k光从电气连接的角度看，楼主说的没啥问题。。
4 P% F8 g4 ~( e按regular来当参照，我觉得一个 ...

) V# z6 B. q, M+ F* P& Z1 R% A有什么好群嘲的，自己看下文档好不，你说的只是自己想象的理论/ r8 T$ e- \% R/ A) i: l
  M: M$ B2 M& B# b8 W/ s
, R, V: y/ @0 G* F: _& B
作者: zuoanwind    时间: 2018-3-23 11:05
xh450321 发表于 2018-3-19 09:206 |4 p/ i; x, \! s: D/ w: g& G: J' w
在负片层的情况下，只和thremal relief和anti pad有关系，regular pad只在正片的时候起作用，所以anti pad ...

! w) o3 z0 G4 c负片是调用antipad是与regular pad没关系，但是antipad要比regular pad大这点看下通孔切面图看下文档就很清楚啊而且根据via孔的寄生电容公式也能知道，间隙越大寄生电容越小5 i! E: x& }3 C8 p

* G/ B2 V& d' W# P  N! T
' x2 ^: ]. ~7 X+ z+ R2 v& A
3 \: G! H1 Y- X6 g4 }
作者: kinglangji    时间: 2018-3-26 08:25
zuoanwind 发表于 2018-3-23 10:47
- \3 u" t/ c! A( i6 G4 f有什么好群嘲的，自己看下文档好不，你说的只是自己想象的理论

* W4 F- n# r9 d; E; r哇塞，好厉害。。" [5 Y, c7 M. c9 t5 b
不过这也没推倒我的说法啊，
7 T# k5 b* Y. ]8 m第一，从开短路层面讲，pcb工艺完全能够达到，没错吧？" e/ S/ R1 _. i* L! i
第二，确实存在电磁兼容方面的问题，也就是你图里说的容性耦合问题（实际情况比容性耦合复杂的多）: ~( _+ t/ @7 \- S

9 q: P6 E; P! k. k# }我两点都提到了，没毛病吧？我没嘲讽谁，，真心看帖子时候笑了。。* y4 I2 ?$ L; D
错了要认，挨打站稳。。你要觉得我帖子有毛病，你可以举报。。
+ q* m+ r/ k, J* f/ ^5 D
作者: zuoanwind    时间: 2018-3-26 09:04
kinglangji 发表于 2018-3-26 08:25
8 K8 f6 Z# c4 K& ~) A/ W哇塞，好厉害。。
$ I$ w0 x( T* l: g& v2 I不过这也没推倒我的说法啊，" T# L8 B5 u/ {5 V. c& T3 M
第一，从开短路层面讲，pcb工艺完全能够达到，没错吧？
) G, W! c; u" B' d1 F4 j' d ...

2 I4 X. w  l: U# b我有什么错？你这人也是有意思，还举报，你也太看得起自己了吧倒是你的这种想法让我想起以前遇到的比较low的做layout的反正线拉完了没有DRC错误，反正PCB板厂没做短路
$ {  P1 x" I4 h高速信号质量不好，EMC测不过，产品不稳定，乱七八糟的bug和我做layout有什么关系
$ x& r% g: m" U1 u. E
' c/ g# v) X. f: Q; s0 Y5 L嗯嗯，你开心就好~
  e  e/ x; O0 q  _$ e
作者: kinglangji    时间: 2018-3-26 09:24
zuoanwind 发表于 2018-3-26 09:04
5 G- W7 W  ?1 E0 d5 g7 `我有什么错？你这人也是有意思，还举报，你也太看得起自己了吧倒是你的这种想法让我想起以前遇到的比较lo ...
! y0 p: V: o* f+ K7 e
你开心就好。。。  b- H. r" g& [; x1 B1 B3 v2 Q1 l3 u9 K
作者: flyriz    时间: 2018-3-26 14:14
zuoanwind 发表于 2018-3-23 11:05/ d* c& K5 \7 u
负片是调用antipad是与regular pad没关系，但是antipad要比regular pad大这点看下通孔切面图看下文档就很 ...

- X- z, {. X3 i  ~6 c2 r& J老兄，从这个图片的上的描述上来看，其实是有两个基准的，钻孔和PAD，从电气连接的角度来讲都没有问题，区别就在于寄生电容的大小，这么理解对吗？) _% j$ U# C; Y5 |

8 M2 X8 E" s  n! n
作者: zuoanwind    时间: 2018-3-30 15:44
本帖最后由 zuoanwind 于 2018-3-30 17:02 编辑
$ o% J/ v6 G5 m2 [6 \
flyriz 发表于 2018-3-26 14:14$ Z2 M1 x! q) k+ u& ~" z
老兄，从这个图片的上的描述上来看，其实是有两个基准的，钻孔和PAD，从电气连接的角度来讲都没有问题， ...

: `- }+ u9 C2 ~是的，对于PCB板实物来说，不管正片还是负片，做出来的PCB实物上只有pad、drill、间隙因为top和bot作为表层和信号层一般都是正片，调用软件里的regular pad不会用flash，所以antipad以regular pad为基准# [: G* |2 P7 |% e" P+ O' R. D/ p- S
- F. o- O& R; ]4 i0 _  k, g

1 t4 s) K: O! \6 ]9 a  n. e4 s7 G: T0 c5 F/ H- ~' I
作者: zuoanwind    时间: 2018-3-30 15:57
zuoanwind 发表于 2018-3-30 15:44( j5 q! k# L5 j, `5 r9 e  h5 N- T
是的，因为对于PCB板实物来说，不管正片还是负片，做出来的PCB实物上只有pad、drill、pad和铜箔之间的间 ...
) G9 O) c5 `+ ~' `
表层和信号层
$ t  C6 D" W7 Y



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2