EDA365电子工程师网

标题: PADS中 ECO TO PCB导网表问题 [打印本页]

作者: W13434761358 时间: 2018-2-28 10:45
标题: PADS中 ECO TO PCB导网表问题
本帖最后由 W13434761358 于 2018-2-28 10:48 编辑

各位大神 PADS中 logic 中 ECO TO PCB元件跟连线都成功导入到lay out，但出现这个警告，这是什么意思，对下一步设计有没影响呀？

360截图20180228104540515.jpg (61.11 KB, 下载次数: 0)

360截图20180228104757671.jpg (133.79 KB, 下载次数: 1)

作者: WuJin_eOakJ 时间: 2018-2-28 15:18
学习了，谢谢

作者: xueling2009 时间: 2018-2-28 15:49
没影响

作者: W13434761358 时间: 2018-3-2 09:41
导网表时怎么看才知道没有错误呢

作者: W13434761358 时间: 2018-3-2 09:41

xueling2009 发表于 2018-2-28 15:49
; U- h% b, F+ ^没影响

导网表时怎么看才知道没有错误呢

作者: 下雨天睡觉 时间: 2018-3-3 09:22
这也就是一堆正常的Log信息而已，没有错误。报错的话是会有Error提示的，英文翻译一下就知道了。

作者: 王华雨 时间: 2018-3-5 14:15
没问题的

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)