EDA365电子工程师网

标题: [發問] Optimize PI 模擬會經過bead [打印本页]
作者: x1215    时间: 2018-2-16 23:58
标题: [發問] Optimize PI 模擬會經過bead
本帖最后由 x1215 于 2018-2-16 23:59 编辑
* J- c6 o' `) V7 K1 e
: ?& o3 ^- N! {4 m0 B4 ?請問各位有遇到此狀況嗎？例如: 0.9V_PMIC ---> BEAD ---> 0.9V_PLL7 \, B7 a8 t: M
此時我要模擬0.9V_PLL時，模擬時只會將0.9V_PLL上的電容納入計算，
/ n, Q, C, v5 b5 Y, g: xBEAD本身特性和BEAD之前的電容都不納入考量，這樣該如何是好。5 v- {; o* G: Y8 R: G! z

& h: B" g1 [: i+ z# m/ U/ f! d還有就是三端子電容如果左右兩端的net name不同，也會有此狀況。
5 y# v; }, P3 \# Y8 V
0 ~$ X; H. g( m' n/ z  h
作者: ladice    时间: 2018-3-16 17:15
把它短路或是建model
作者: x1215    时间: 2018-3-17 10:49
謝謝建議，可以試試看。不過針對三端子電容的應用，請問是否有範例，這方面試過幾次還是有點問題，到最後只能用一般兩端子電容帶過。
3 c: |" u, m+ a/ t& e5 v



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2