EDA365电子工程师网

标题: 2017年11月25日QA检查报告节选 [打印本页]
作者: EDA365QA    时间: 2017-11-27 11:37
标题: 2017年11月25日QA检查报告节选
1.所有层完全隔开7 m2 v* ^: ?5 [. k

+ h3 F6 P0 h$ B7 S! a9 t
作者: EDA365QA    时间: 2017-11-27 11:38
2.保护地是否接到孔上% u# o; Y) V% R& M6 e& S8 F; w3 _  \
) t! M' k# F  w7 Y7 e# K
作者: EDA365QA    时间: 2017-11-27 11:38
3.视频模拟线包地处理
7 |3 F! J% V2 j5 B ' V+ `3 T- \% Q& F- m
作者: EDA365QA    时间: 2017-11-27 11:38
4.跨分割了8 h% ]. e, S/ ^# P6 w5 R+ t

4 x. l5 O$ G2 ~; H+ M6 Z
作者: EDA365QA    时间: 2017-11-27 11:38
5.电源PIN没加粗
; y; d3 M7 U; R: h& ]0 G' r  F
, [1 J5 ^$ x' s
作者: EDA365QA    时间: 2017-11-27 11:38
6.没有按照差分线处理
2 K5 c5 G5 X; ~* ]# {6 G! b
% A3 \+ o8 J5 s) c+ Y
作者: EDA365QA    时间: 2017-11-27 11:39
7.DDR的差分走线需要优化处理: S0 p7 S' O! m4 H  ^8 S5 u  V

$ K' \0 X9 E: `# S# j8 x9 t5 Y
作者: EDA365QA    时间: 2017-11-27 11:39
8.二极管封装与原理图不一致/ y5 J, G9 Y. C; e1 L7 Y* \
- |# J2 j& B0 S) i5 u1 F/ E4 |5 R
作者: EDA365QA    时间: 2017-11-27 11:39
9.光耦前后做隔离% C4 I! u0 k$ K/ C0 E

6 V* G/ @6 J6 C, v* ^9 d; t
作者: EDA365QA    时间: 2017-11-27 11:39
10.VCC通道小了) ]) H! s1 j$ s& i$ K
$ @1 o: Q5 `% U  l' i$ _
作者: EDA365QA    时间: 2017-11-27 11:40
11.电源几个点不要铺一个平面& _; a3 G9 o1 ^- t9 I

  T3 P) ^6 F# b3 i2 w$ C4 z5 B
作者: dhhtmqh    时间: 2017-11-29 11:19
这个是什么器件啊，需要所有层全部隔开？
作者: dhhtmqh    时间: 2017-11-29 11:21
EDA365QA 发表于 2017-11-27 11:38
$ O3 b" H; S  m( D  z+ w5 q2.保护地是否接到孔上

1 T! j  t9 a" [! J; n" W2 k我现在做的产品电路板固定支架都是金属的，我都不把GND连到过孔上的。连不连有什么好处和坏处吗？
作者: qilinwang66    时间: 2017-12-1 09:40




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2