EDA365电子工程师网

标题: 16.6 中net 长度不一致 [打印本页]
作者: stephenhgw    时间: 2017-11-23 10:58
标题: 16.6 中net 长度不一致
通过show net 的方式查看net 的长度，得到的结果与在constraint 里面的长度不一样长，是怎么回事？
1 h# t( O, [, O
$ r* [7 S8 v1 H( Q* G) ]

Show net.png (41.38 KB, 下载次数: 0)

Show net.png
作者: dzkcool    时间: 2017-11-23 11:11
检查一下这根线，可能有Dangling Line在线上。
作者: stephenhgw    时间: 2017-11-23 11:25
dzkcool 发表于 2017-11-23 11:11
" i- Z( X9 _; v0 V( n2 m5 k检查一下这根线，可能有Dangling Line在线上。
/ Q4 \3 z* x5 p- o' l3 i) G
查过了，没有dangling line. 很奇怪，其他有的线是一样的。$ J: Y- w" w, i8 l% F/ T( _9 U

0 Q$ K9 }  `: Y1 O1 A) C
作者: GHOST    时间: 2017-11-23 13:51
看下规则，是不是点到点的？. a) z- _' v/ N0 M  Q) y
网络可以包括所有，例如上下拉之类的，而可以是芯片PIN到PIN的，你看下是哪个了，
8 j7 K" E) T0 _6 e8 y1 ]& t3 p就只有单点连接的，估计就是一样的，多点连接会有差别的
作者: stephenhgw    时间: 2017-11-23 14:43
GHOST 发表于 2017-11-23 13:510 a3 p/ `: f. u$ @5 ~
看下规则，是不是点到点的？) F* z) s0 n- y
网络可以包括所有，例如上下拉之类的，而可以是芯片PIN到PIN的，你看下是哪个 ...

! N8 G+ g( y* `5 D. M9 Q* k是点到点的直连。 表层一个pin打via 到中间层走线在打一个via 到底层连接到另一个Pin 上，中间没有其他的连接关系。
. g, n* j3 L9 I6 z5 Q) B/ [) S7 \1 N: ]5 X
作者: a2251247    时间: 2017-11-23 14:56
本帖最后由 a2251247 于 2017-11-23 15:04 编辑 ' J" H( m% `7 |

6 r( U! l" y! f5 H删了重新走一遍
作者: steven    时间: 2017-11-23 17:23
这个比较诡异啊！可能是软件误差吧！
作者: stephenhgw    时间: 2017-11-24 11:16
steven 发表于 2017-11-23 17:231 A; q2 L% X2 w& f7 R& q6 X5 ?
这个比较诡异啊！可能是软件误差吧！

' d$ }* u' g5 d: w+ g最大的差了有0.8 mm. 有一半的net 都不一样长，不知道这是不是bug, 还是有什么特殊的算法之类的。
5 Z: ~' @& b" S8 i4 u+ U3 n+ k- ^4 |# t
作者: 65770096    时间: 2017-11-24 16:16
stephenhgw 发表于 2017-11-24 11:167 J+ O3 f" l! y" d- A' t" O2 n, z
最大的差了有0.8 mm. 有一半的net 都不一样长，不知道这是不是bug, 还是有什么特殊的算法之类的。
' z2 J3 E9 @6 f0 b: x& Z/ B9 p% R
应该还是线头的原因，看看出pin的地方是否有节点什么的。' w: A+ r6 ^) s
作者: dinodino66    时间: 2017-12-15 16:44
遇過不知如何解.........其實是VIA沒有打在PAD的中心點軟件自己幫你接了虛擬走線
  o4 |& Y7 h; i3 G0 `7 O; {
作者: liujian1987    时间: 2018-3-7 08:08
是否设置了pindelay?



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2