EDA365电子工程师网

标题: 2017年11月18日QA检查报告节选 [打印本页]
作者: EDA365QA    时间: 2017-11-20 10:19
标题: 2017年11月18日QA检查报告节选
1.跨分割了
; @5 F: f6 y8 l: p# ~ 2 x( c& }( [0 W; }0 i
作者: EDA365QA    时间: 2017-11-20 10:19
2.高压电源地做隔离! c" _$ i, C. f

1 M; G3 a; [. J! J
作者: EDA365QA    时间: 2017-11-20 10:19
3.SDRAM没等长
5 A0 l5 w7 ^; g0 @
& W# ^7 h2 j! T1 S6 _% z& {
作者: EDA365QA    时间: 2017-11-20 10:20
4.差分走线未按要求走线
% C' t6 R; P' _. y3 i" J  h 0 ~  X; A$ P1 S0 n9 D4 \
作者: EDA365QA    时间: 2017-11-20 10:20
5.USB的ESD器件离接口太远了，布线先过ESD。
: y4 P9 Q! V+ J- F) s: }& U
" ?- F& J3 b  w
作者: EDA365QA    时间: 2017-11-20 10:20
6.有线在RF挖空区过了，参考层不完整0 y+ Y3 ^) K  u: T
7 H, }* f9 H2 V7 _! U
作者: EDA365QA    时间: 2017-11-20 10:21
7.400V？没有按照安规做间距隔离, I+ e3 f! F* X8 p$ k. z  S

( y8 `: R# P) t4 u
作者: EDA365QA    时间: 2017-11-20 10:21
8.封装库记性与原理图不一致0 @8 ]& h9 U! d
! N$ \$ n0 E0 K' Q6 W
作者: EDA365QA    时间: 2017-11-20 10:21
9.VIA的隔离盘太大，导致内层多处出现隔断，而且隔断区有走线  t8 c8 S, _. _3 W
- [2 ]! g5 R/ L$ O
作者: EDA365QA    时间: 2017-11-20 10:21
10.等长处理3 E) o: H" B# ?5 ~- m6 n

5 e6 v& _) S# Z* t3 O+ ~$ H' Q3 U
作者: EDA365QA    时间: 2017-11-20 10:22
10-1.等长处理
7 ?: ]4 S' j7 q! @ , S4 O6 p; l2 x. W* f
作者: edapcbsyc    时间: 2017-11-20 21:28
EDA365QA 发表于 2017-11-20 10:21- q, i( V: B& Y, s. @  v! g
7.400V？没有按照安规做间距隔离
! M& v# B' C6 J% r, w
安规应该做多大隔离呢？" l! I. h3 B. b5 p* C" ?5 V* r

% |& h. s- R1 `$ v8 l4 U
作者: EDA365QA    时间: 2017-11-21 09:06
edapcbsyc 发表于 2017-11-20 21:28
$ w! B1 x8 ?; y安规应该做多大隔离呢？
- b, L) Q: |. d( a2 l5 j5 Z5 `( E
可以参考：https://www.eda365.com/thread-146811-1-1.html1 [% W7 A, S+ w. f- c
作者: qilinwang66    时间: 2017-12-4 09:38




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2