EDA365电子工程师网

标题: Sig Xplorer的问题 [打印本页]
作者: lianfutiana    时间: 2017-11-17 17:46
标题: Sig Xplorer的问题
本帖最后由 lianfutiana 于 2017-11-17 17:54 编辑
8 d% r5 x+ a/ z
, M4 G9 ^' t( Z% X0 N8 w  O( b9 W 6 l2 ^6 P+ J- p9 u5 m
; j  v7 C* F3 Z! e
坛主在吗？买了你们的书，正在学习呢，遇到个问题8 T: A8 Q: E1 y
- `* n, V, q& y( c! v9 b( C7 d. [
在Sig Xplorer界面中怎么没有说上说的那个选项啊
9 K5 J$ h7 ~" o3 W' c9 W比如file下拉列表中没有Update...这一项( i- u& q: p6 |0 H8 {
       Set下拉列表中没有set constraint这一项，这是为什么啊？？7 i: x4 ]. ]0 \) ]
       Set下面就只有一个default，这个一个选项，这是为什么啊+ h4 E$ \3 C' A* W
& s1 w4 D; E- A; W
我用的是16.6
3 U$ b- X& N6 v$ a
作者: lcfcl    时间: 2017-11-19 20:13
我这都有，你是没破解好？
作者: dzkcool    时间: 2017-11-20 08:03
你买的是那本书？你这个图片用的板子不是《Cadence Allegro实战攻略与高速PCB设计》书上的。9 D  n+ b, d+ S" C+ A: ^
另外，你的Allegro组件选的档次太低，至少应该是XL，导致Sig Xplorer版本太低。8 G9 W( n6 L0 v9 e: k( |! f
要到Allegro中File->Chnage Editor修改后重新进入Sig Xplorer。
+ P( [/ m% o% d2 j  q: n
作者: GHOST    时间: 2017-11-20 09:54
楼主你的版本模块太低了，换一个- B  Y0 x+ A: J. [2 e8 o
  
0 {+ f6 k4 C( E1 S2 F1 n1 |# q  p! Z
换个高点的就有了# t* G9 y, t7 i, M
作者: freeren    时间: 2017-11-20 10:38
楼上正解，我在想应该是版本问题
作者: lianfutiana    时间: 2017-11-20 10:49
谢谢各位
作者: L☆√￠‰    时间: 2017-11-20 16:45
一般都是直接选最高组件版本的



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2