EDA365电子工程师网

标题: 原理图顶层设计问题 [打印本页]
作者: zhanweiming2014    时间: 2017-11-10 11:50
标题: 原理图顶层设计问题
设计电路时候，由顶层到下层结构，用到数据总线，编译时候发现出问题。& d$ ]& v9 M  \3 A/ Y) {- |, @! u
顶层设计用到了总线方式，下层需要注意什么吗？8 V8 D- G! l+ h# P; D. a

顶层设计.jpg (70.63 KB, 下载次数: 0)

顶层设计.jpg
作者: wanghanq    时间: 2017-11-16 17:07
仔细查看 项目 的项目参数中的选项
作者: zhanweiming2014    时间: 2017-11-24 09:23
wanghanq 发表于 2017-11-16 17:07
( C2 w* y  b% ^" I  D) Q仔细查看 项目 的项目参数中的选项
" P) F) v& W1 k6 \" \+ ?) s
是一张顶层电路图里面出现几个相同总线网络，其它的没有出问题
0 R9 y8 R) Q8 }$ z& s

无标题.jpg (41.41 KB, 下载次数: 0)

无标题.jpg




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2