EDA365电子工程师网

标题: TLV62130降压DCDC使用求助 [打印本页]
作者: lfljiang    时间: 2017-11-5 11:29
标题: TLV62130降压DCDC使用求助

/ T8 G6 @! ~$ `( [; S% V$ C6 N8 ^9 L6 o; G6 N4 C

5 X2 |$ Z( E. O" G* M

3 w1 p( R" x. b6 n
最近有一个项目需要用到输出5V/3A的DCDC，于是选了一款：TLV62130，虽然看了规格书(见附件)，但是有几个引脚功能还没搞明白，大家了解的能否指点一下，万分感激！谢谢！
不明白的引脚：
1. PG      对于PG引脚，规格书有推荐接 low，也推荐接 high，请问这有什么不同 ？ 实际使用接high还是low好？         
2. DEF    看不懂该引脚功能
3. VOS    一样看不懂该引脚功能

7 ]+ h* H0 `, j0 G0 s
4. UVLO    这是个什么功能？ 芯片内部的
$ ?/ }. c+ z( T# p# }
' e- K8 F! T+ N& I8 V7 {

4 t1 @! v7 @; \" ~9 X6 F+ o

9 B8 q' c6 d" b. P7 C- V9 S1 g
5 _4 n+ v- V! W9 L

tlv62130.pdf

2 MB, 下载次数: 32, 下载积分: 威望 -5

作者: yhg-cad    时间: 2017-11-6 00:18
UVLO  规格书上有写的啊，最低输入电压。应该 就是最低启动电压吧
作者: Aubrey    时间: 2017-11-6 10:42
PG: 即DC/DC常见的Power Good信号，是输出电压检测信号，开漏（open-drain）所以要上拉，电压输出异常时被拉低。
  d9 [4 j) u6 z, yDEF脚：规格书上说了，选择正常电压输出你就把该脚接地，选择正常电压5%范围就拉高它。一般接GND。
  f$ z3 \) a7 w; l$ F$ h$ t  ?VOS：即Output Voltage Sense，环路控制的一部分，按参考图纸接。
1 e1 l1 r$ e7 g3 r. pUVLO:Under Voltage Lock Out ，低电压锁定。是供电电压低于IC的开启门限电压时的一种保护模式，具体是UVLO的迟滞功能来减少IC激活频率。
- W* {) z, J" b! v* T' L3 z" J6 n
作者: AD9_PCB    时间: 2017-11-6 15:19
1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。
作者: AD9_PCB    时间: 2017-11-6 15:24
1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。4 P" o# [' \7 q" e* u. e
2、DEF 标示输出电压精度，将此脚拉低，输出精度高，拉高，输出精度+-5%
* u2 q6 C' H/ a+ r# a" B4 P6 c  t3、VOS 表示输出电压探测脚，探测输出电压同时对内部电路补偿校准。
. S# t6 j3 X- E: M4、UVLO 术语：under voltage lock out 低压锁存输出。就是输入欠压保护。
作者: weizai9212    时间: 2017-11-6 17:24
楼上两位正解。
作者: wendell    时间: 2017-11-13 14:12
帮顶一下
作者: yitong7601    时间: 2017-11-25 19:21
哪个正常的人能崇拜一只蟑螂呢?
作者: huang8weijie    时间: 2018-5-3 18:31

" b! E5 q, K& n帮顶一下



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2