EDA365电子工程师网

标题: TLV62130降压DCDC使用求助 [打印本页]
作者: lfljiang    时间: 2017-11-5 11:29
标题: TLV62130降压DCDC使用求助
4 K  y* d5 j1 [4 l
- `  F0 `% C3 J' Z1 s

  Q/ f% y: I) T  l) G9 j3 ]4 i! T

% \# X) D2 d8 c
最近有一个项目需要用到输出5V/3A的DCDC，于是选了一款：TLV62130，虽然看了规格书(见附件)，但是有几个引脚功能还没搞明白，大家了解的能否指点一下，万分感激！谢谢！
不明白的引脚：
1. PG      对于PG引脚，规格书有推荐接 low，也推荐接 high，请问这有什么不同 ？ 实际使用接high还是low好？         
2. DEF    看不懂该引脚功能
3. VOS    一样看不懂该引脚功能
; z2 X2 g+ K2 @$ [- W6 ~7 P
4. UVLO    这是个什么功能？ 芯片内部的
. r) A7 r4 F) w- L/ c! f

8 C3 s/ Q! g; u/ L6 V
* }+ r% S: Y+ X) j

8 h/ s' }/ z- z2 {5 ~/ d. K% X
! X* `0 L1 ?' c4 K& @

tlv62130.pdf

2 MB, 下载次数: 32, 下载积分: 威望 -5

作者: yhg-cad    时间: 2017-11-6 00:18
UVLO  规格书上有写的啊，最低输入电压。应该 就是最低启动电压吧
作者: Aubrey    时间: 2017-11-6 10:42
PG: 即DC/DC常见的Power Good信号，是输出电压检测信号，开漏（open-drain）所以要上拉，电压输出异常时被拉低。0 G( |; K- @3 Z& `1 t
DEF脚：规格书上说了，选择正常电压输出你就把该脚接地，选择正常电压5%范围就拉高它。一般接GND。1 c% {* @. ^5 g1 Z! R. V
VOS：即Output Voltage Sense，环路控制的一部分，按参考图纸接。9 h! `/ Z- H/ X' g+ E
UVLO:Under Voltage Lock Out ，低电压锁定。是供电电压低于IC的开启门限电压时的一种保护模式，具体是UVLO的迟滞功能来减少IC激活频率。" z  H: C5 e1 _6 P( Y
作者: AD9_PCB    时间: 2017-11-6 15:19
1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。
作者: AD9_PCB    时间: 2017-11-6 15:24
1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。! Q9 {! L1 P! o* m3 c
2、DEF 标示输出电压精度，将此脚拉低，输出精度高，拉高，输出精度+-5%
  a# r# F" _3 s5 Z3、VOS 表示输出电压探测脚，探测输出电压同时对内部电路补偿校准。
& F1 G4 y% }7 S! }- c4、UVLO 术语：under voltage lock out 低压锁存输出。就是输入欠压保护。
作者: weizai9212    时间: 2017-11-6 17:24
楼上两位正解。
作者: wendell    时间: 2017-11-13 14:12
帮顶一下
作者: yitong7601    时间: 2017-11-25 19:21
哪个正常的人能崇拜一只蟑螂呢?
作者: huang8weijie    时间: 2018-5-3 18:31
% g0 P( i; E6 I( M9 B" n
帮顶一下



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2