EDA365电子工程师网

标题: 2017年9月25日QA检查报告节选 [打印本页]
作者: EDA365QA    时间: 2017-9-26 09:04
标题: 2017年9月25日QA检查报告节选
1.GPS电源加粗3 [1 w0 P& G& [  F
- j- [6 Q9 s- W# x/ C
作者: EDA365QA    时间: 2017-9-26 09:04
2.器件中间的散热焊盘没钢网，需要修改封装( W8 C% |7 l- A  _7 a
6 V5 o0 i# s# q1 l' j
作者: EDA365QA    时间: 2017-9-26 09:05
3.隔离部分不要有重叠，保持所有层一致性
0 o' u; n) R! L
) u+ ?; r* e4 e8 b, ?
作者: EDA365QA    时间: 2017-9-26 09:05
4.时钟测试点不要加在末端9 f: k# e2 v4 N6 Q5 ?, o
% ^+ m9 M2 k6 t0 M. O% e3 f% a
作者: EDA365QA    时间: 2017-9-26 09:05
5.二极管封装上没正负极
' Y% [: b4 o0 ]. ~; W 9 |. i$ f2 @0 U$ ]7 M: g% z* b7 i
作者: EDA365QA    时间: 2017-9-26 09:05
6.光耦前后隔离
8 v2 e& v; [, \7 E- b
3 ~: _4 K* L7 ^6 l* Q
作者: EDA365QA    时间: 2017-9-26 09:05
7.有线在隔离盘下3 B% T0 U' q2 p
8 Y; z. P4 f" X
作者: EDA365QA    时间: 2017-9-26 09:06
8.太面积没有电源不要整板铺电源4 G/ s2 D& h: C$ c7 v. Y. e
% }( X* {, N3 \
作者: EDA365QA    时间: 2017-9-26 09:06
9.时钟电源没加粗' U9 p% N) V* M+ ~
: O- W" \  V/ k/ P8 i1 ~5 i0 I
作者: EDA365QA    时间: 2017-9-26 09:06
10.高速线的隔离盘下不要走线了
0 Y9 U% f3 o5 `# p. I+ p1 d) |, D
7 ^3 c; T( U9 S1 y9 n$ [+ F
作者: EDA365QA    时间: 2017-9-26 09:07
11.原理图是否有问题？确认一下吧。
& L: R: ?# ]* J7 T6 o
! s  h/ K0 ~0 n- g8 ?
作者: zhm    时间: 2017-9-26 09:35
作者: Pang8343569    时间: 2017-9-26 10:43
谢谢
作者: 紫菁    时间: 2017-9-26 17:15
作者: guhanzuiying    时间: 2017-9-27 07:54
作者: qilinwang66    时间: 2017-9-27 09:02
作者: 攻城拔寨    时间: 2017-9-27 09:32
传道受业解惑
% `' `5 `( S' g: L6 T0 g
作者: wx_SHOh21dw    时间: 2017-9-28 22:37
感谢分享
作者: 陆大少    时间: 2017-10-16 18:18
EDA365QA 发表于 2017-9-26 09:054 W2 P. j- _3 e  O" W
6.光耦前后隔离
$ S/ S1 N. j6 }- @" i& ~9 i

- J6 h* n& \8 ?' F: [6 `3 c
作者: bingshuihuo    时间: 2017-10-17 08:49
EDA365QA 发表于 2017-9-26 09:05
: Z" h; c4 k" j% d- U6 X+ g! z7 i4.时钟测试点不要加在末端
% [& p1 A: V/ d5 x4 j
时钟测试点 应该怎么加？
) h/ J# A0 g, h9 }
作者: pcb    时间: 2017-10-17 13:58
bingshuihuo 发表于 2017-10-17 08:49
3 l+ i7 P& I0 ~# O时钟测试点 应该怎么加？

- ]7 Y4 p7 X' Z, O! g3 Z: ?测试点应加在布线的路上." u$ _; p6 N8 s* h/ m
作者: 小四月    时间: 2017-10-23 13:05
作者: biblejj33    时间: 2017-10-24 23:51
作者: fengyu6117    时间: 2017-11-1 17:37
作者: 南林维京    时间: 2018-1-15 15:21
bingshuihuo 发表于 2017-10-17 08:49
) O' A4 r& I# h9 I7 U: G, L时钟测试点 应该怎么加？

$ ?' A) k5 M0 C  x2 t  P( i7 j最好加路径上
6 w4 I  A. w6 V! i7 Z



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2