EDA365电子工程师网

标题: ddr3控制器不支持读写平衡 [打印本页]

作者: ann_wz 时间: 2017-9-6 21:44
标题: ddr3控制器不支持读写平衡
如果ddr3控制器不支持读写平衡，那么这个是不是可以参考ddr2的规范设计时序，拓扑之类的，走T形拓扑，DQS跟CLK做等长？求指正

作者: 12345liyunyun 时间: 2017-9-7 11:12
DDR3是由DDR2改进而来，DDR3都能走T形结构，控制器不支持读写平衡情况下不能走FLY-BY，具体时序等长要看频率

作者: 子建 时间: 2017-9-7 11:33
MARK

作者: 紫菁 时间: 2017-9-7 15:45

MARK

作者: liuchengyun 时间: 2017-9-8 16:53
CLK时钟线走T型，DQS和DATA做等长，地址线走T型做等长

作者: AD9_PCB 时间: 2017-10-20 14:26
没必要DQS和CLK做等长吧？DDR2这样做？

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)