EDA365电子工程师网

标题: Allego17.2导出PCB的问题 [打印本页]

作者: dowdow2004    时间: 2017-7-29 15:30
标题: Allego17.2导出PCB的问题
外包给人的PCB设计,自己设计原理图,期间更正部分原理图错误后,无法用别人的半成品BRD进行导入,export PCB失败,弹出以下错误:
+ @% u+ O( M7 X) T; x
  w: L) C- V  t1 m. r# q% \Schematic supports creating Xnets using DML Models but the Layout will create XNets only for device having XNet_PINS properties. Change setting in Layout or Schematic, re-generate files, and re-run the flow.2 l& G: V0 i, d, Z: }$ p( s$ V
- F# R7 A) t0 j0 {" {
用的软件版本是ConceptHDL及Allego17.2
% X, c/ \1 F* x  Y+ j% x0 b5 E
; E9 m. c$ ?& G' s- g' c有哪位大虾知道如何解决,在线急等,感激不尽!& b& U" c  E; y* {

5 k1 I; S& n& a- h
8 m1 l+ F+ R' J, k7 D5 f3 a" m
9 h; o. W0 Q3 u6 ^5 ^; X8 J
作者: steven.ning    时间: 2017-7-29 17:15
Allego17.2由于不能降版本,估计很多人都还不会用17.2来作设计。
作者: liuping    时间: 2017-7-29 18:11
好熟悉的错误啊
作者: dowdow2004    时间: 2017-7-31 15:21
没人知道怎么改么?好捉急呀
作者: brady.lu    时间: 2017-8-1 16:42
你这个在原理图上面使用了模块化,在pcb上面没有。这样就生成不了。
作者: dowdow2004    时间: 2017-11-28 20:55
虽然重新设计了,还是感谢楼上的




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2