EDA365电子工程师网

标题: 2017年6月19日公益PCB评审报告节选 [打印本页]

作者: EDA365QA 时间: 2017-6-20 10:34
标题: 2017年6月19日公益PCB评审报告节选

1. 差分走线走到挖空隔离区域，一个对隔离效果有影响；一个是差分走线参考平面不完整。

作者: EDA365QA 时间: 2017-6-20 10:34
2. 1.8V换层部分只有一个过孔，通流量不足。

0619-2电源瓶颈.jpg (41.72 KB, 下载次数: 0)

作者: EDA365QA 时间: 2017-6-20 10:35
3. ESD器件靠近接口放置，在信号入板内的源头处进行ESD防护。

作者: EDA365QA 时间: 2017-6-20 10:35
4. DDR地址线跨分割，阻抗不连续会有信号反射问题。

作者: EDA365QA 时间: 2017-6-20 10:35
5. 高压电源没有与板内信号按安规处理。差压过大会爬电。

0619-5未做隔离.jpg (36.67 KB, 下载次数: 0)

作者: EDA365QA 时间: 2017-6-20 10:35
6. 无关电源不要铺铜到射频区域，干扰。

0619-6射频处理不当.jpg (29.16 KB, 下载次数: 0)

作者: EDA365QA 时间: 2017-6-20 10:36
7. 100欧姆的差动信号走成50欧姆的单端信号了。这样不但阻抗不匹配，而且也没有差动信号抗干扰能力强的优点。

作者: EDA365QA 时间: 2017-6-20 10:36
8. 表层非地网络铺铜上加强筋上，现在板内是开窗的，如果使用贴板的金属加强筋将会引起多网络的短路。

0619-8结构短路.jpg (18.03 KB, 下载次数: 0)

作者: EDA365QA 时间: 2017-6-20 10:37
9. 相邻走线层的信号平行走线完全重叠，两层间介质厚度只有4mil，层间串扰很严重，建议错开走线。

作者: EDA365QA 时间: 2017-6-20 10:37
10. 二选一的时钟，两个电阻最好叠焊盘处理,这样可以去掉STUB。

0619-10二选一.jpg (22.71 KB, 下载次数: 0)

作者: lvling0602 时间: 2017-6-20 10:46
大神可以弄个视频，针对典型PCB案例中的典型问题做个详解

；这样不同PCB不同问题，太跳跃了，不系统，眼花缭乱呀，这样的要求是不是有点过分呀

作者: pcb 时间: 2017-6-20 14:34
不同的软件平台,问题出现五花八门,大大小小的毛刺都截出来了.赞......

作者: 紫菁 时间: 2017-6-20 14:42

顶

作者: wangdalei 时间: 2017-6-21 17:05

lvling0602 发表于 2017-6-20 10:46
: z) W1 j. w2 i大神可以弄个视频，针对典型PCB案例中的典型问题做个详解；这样不同PCB不同问题，太跳跃了，不系统，眼 ...

支持楼主的观点，同求。

作者: wangdalei 时间: 2017-6-21 17:07

EDA365QA 发表于 2017-6-20 10:37# s# L$ M9 Z5 E9 b( |, @
10. 二选一的时钟，两个电阻最好叠焊盘处理,这样可以去掉STUB。

叠焊盘处理是怎么做，把这两个电阻做成一个3脚的封装吗？

作者: EDA365QA 时间: 2017-6-21 17:45

lvling0602 发表于 2017-6-20 10:46
: o8 x, U% J. V3 b大神可以弄个视频，针对典型PCB案例中的典型问题做个详解；这样不同PCB不同问题，太跳跃了，不系统，眼 ...

很好的建议，后期有时间的时候会考虑您的建议。但是目前由于我们时间精力有限，只能通过节选提供给大家一个讨论的平台。可以发送您的项目参与免费评审，这样对于项目特点和项目原理都了解的前提下您能够更好的理解专家的建议。

作者: EDA365QA 时间: 2017-6-21 17:45

wangdalei 发表于 2017-6-21 17:07
+ C+ G" U" x) Z. O- w% Z叠焊盘处理是怎么做，把这两个电阻做成一个3脚的封装吗？

把两个电阻同网络的PIN完全重叠放置即可。

作者: zyh610710 时间: 2017-11-8 18:59
学习学习

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)