EDA365电子工程师网

标题: 大神们请指教 [打印本页]
作者: semisky100    时间: 2017-5-4 20:37
标题: 大神们请指教
如图：为什么铺铜的面积不一样，设计规则是一样的，在电源层. C0 _& W8 z- G- v, T; u" C0 M3 v

QQ图片20170504203553.png (23.21 KB, 下载次数: 0)

QQ图片20170504203553.png
作者: semisky100    时间: 2017-5-5 14:53
苏鲁锭 发表于 2017-5-5 20:05- ]2 z5 q# p1 f0 M/ v
这得上PCB图才能找原因啊。
  \4 R: x! ~$ C& J$ K/ H$ ~
[img]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\869686352\QQ\WinTemp\RichOle\3O0S_EU`UD2_M_XT4[1L}YX.png[/img]
' C& A/ t; T& e; u4 s; T& T" q5 ~2 c* I* l. C

QQ图片20170505144859.png (23.66 KB, 下载次数: 0)

QQ图片20170505144859.png

S802_MBX_REF_BASIC_V02_131025.rar

1.53 MB, 下载次数: 4, 下载积分: 威望 -5

作者: semisky100    时间: 2017-5-5 15:06
苏鲁锭 发表于 2017-5-5 20:05, ^5 M; R" x. [
这得上PCB图才能找原因啊。
+ e7 j, J1 s+ d  F$ |
什么鬼，发表时间是将来的？
% o, @: B/ |) l( _7 N7 p/ P' J
作者: 苏鲁锭    时间: 2017-5-5 16:00
首先提一个pads的习惯：在使用平面层铺铜时，和铜皮不为同一网络的过孔，过孔的焊环是不显示出来的。但铜皮避让过孔的距离，依然是在焊环的尺寸上进行避让。# d$ }" L8 X$ Q$ g  b* Y
然后看图1，这是同时打开1，3层看到的，q键测量，焊环到铜皮8mil，与规则设定中copper to via项一样。
* r8 m) {4 O  T图2，焊环到铜皮只有3mil。2 w6 k5 x& {. E; R
图3，不论单独设定了规则的网络还是default规则，copper to via都是8mil。那图2的问题不是这里造成的。7 I6 Y6 ]  h& b% v
图4，看到VIA16X8过孔内层状态是CNC，和V16X8过孔内层的CNN不同。点中CNC这一行，在下边pad style里边翻到antipad，看到下边有个22mil的设置。
# G( A) a: P2 I9 F( {1 D& A. D图5，量一下VIA16X8过孔孔中心到避让铜皮的距离正好是11mil，这和图4中的直径22mil的设定正好吻合。这里应该就是问题点了。
8 @, [0 t7 C! K9 T; o6 l最后这样理解：antipad这里设置了数值后，铜皮的避让距离仅以此处为准，无视Default和Net Rules里边的约束。) E2 q6 N  U4 Z4 S4 D

大孔内层避让间距8mil.png (19.32 KB, 下载次数: 0)

图1

图1

小孔内层避让间距3mil.png (15.09 KB, 下载次数: 0)

图2

图2

铜皮到过孔避让8mil.png (40.91 KB, 下载次数: 0)

图3

图3

避让直径22mil.png (42.46 KB, 下载次数: 0)

图4

图4

第三层避让半径11mil.png (11.53 KB, 下载次数: 0)

图5

图5
作者: 苏鲁锭    时间: 2017-5-5 16:03
在图4设置窗口中点击“Use Global Defaults”，就改回CNN了。
作者: 苏鲁锭    时间: 2017-5-5 20:05
这得上PCB图才能找原因啊。
作者: semisky100    时间: 2017-5-8 09:23
谢谢大神，我分析了很久都没找到原因。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2