EDA365电子工程师网

标题: allegro拉线问题请教 [打印本页]

作者: kevin_hm    时间: 2017-3-29 19:01
标题: allegro拉线问题请教
如图,从电阻电容尖角拉线的时候总是出现这个拐角,请问如何消除拐角,直接拉线,像Altium画图一样。% J7 a6 A$ A9 f& j$ l) c+ `

捕获.PNG (39.44 KB, 下载次数: 0)

allegro画图

allegro画图

altium.PNG (25.93 KB, 下载次数: 0)

altium画图

altium画图

作者: 3wsir    时间: 2017-3-30 08:30
两个焊盘中间有禁止布线区
作者: superlish    时间: 2017-3-30 08:44
编辑封装,把禁布区弄小点即可
作者: fengyu6117    时间: 2017-3-30 09:06
同上
作者: shark4685    时间: 2017-3-31 16:52
这个高级的功能
作者: lxz0708    时间: 2017-3-31 17:04
封装加了禁布区,修改一下封装。
作者: Vegeta    时间: 2017-3-31 22:28
2 b) j: R) i* A; b
封装两个PIN中间加了禁布区,走线开了推挤
作者: GHOST    时间: 2017-4-1 08:48
封装问题,小器件中间最好不要有线啦,这种拐一下出来也行的
作者: 小秋2013    时间: 2017-4-1 14:47
封装问题
作者: wy77929    时间: 2017-4-1 17:21
为什么AD的封装没设置器件禁止区。
作者: 夜涼如水    时间: 2017-4-3 21:15
HUG ONLY 关掉




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2