EDA365电子工程师网

标题: DDR2/DDR3设计中，阻抗控制的必要性问题 [打印本页]
作者: shiyi_jiang    时间: 2017-3-2 18:48
标题: DDR2/DDR3设计中，阻抗控制的必要性问题
今天看到如下一段话：, {% Y9 F# n" I0 u
DDR走线线宽与阻抗控制密切相关，经常可以看到很多同行做阻抗控制。对于纯数字电路，完全有条件针对高速线做单端阻抗控制；但对于混合电路，包含高速数字电路与射频电路，射频电路比数字电路要重要的多，必须对射频信号做50欧姆阻抗控制，同时射频走线不可能太细，否则会引起较大的损耗，所以在混合电路中，本人往往舍弃数字电路的阻抗控制。到目前为止，本人设计的混合电路产品中，最高规格的DDR是DDR2-800，未作阻抗控制，工作一切正常。
1 ~! B- W  G/ P# y& t7 x- Y
. @. y) u1 [1 N# _, t9 Z/ o3 \) G# t/ V. ?6 h& ?
有经验的同志说一下看法吧！
7 \* U; O% r( }9 |
作者: fallen    时间: 2017-3-2 23:46
1 用共面波导方式做阻抗
: C) K5 E% I+ x4 c1 J$ R. P7 _2 如果是多层板，射频阻抗部门内层挖掉，再用共面波导方式做阻抗
# @2 [3 ^7 f3 R% w/ k3 射频加粗做阻抗与DDR做阻抗完全可以独立
作者: shiyi_jiang    时间: 2017-3-3 19:25
fallen 发表于 2017-3-2 23:46
2 }* L$ B* A, |  H6 {  z$ M1 用共面波导方式做阻抗( C" V3 C1 i. O; U
2 如果是多层板，射频阻抗部门内层挖掉，再用共面波导方式做阻抗
" k; Q" J0 J1 F1 C3 射频加粗做阻 ...
$ _) w: F$ P, J: g) S
是了，可以分开做。  c+ N1 ^# F2 t3 g3 O# V$ Z& T
另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。
8 r- o3 |9 r- @" Z8 J目标板层叠结构如图所示，DDR3布线在4个布线层都有布线，宽度都是4mil，power电源层在DDR3布线区分割出一块GND平面。但毕竟从TOP（Layer1）到GND（Layer2），和Layer3到GND（Layer2）的距离是不一样的啊？这样的话，从Layer1 的4mil走线，切换到Layer3时再走4mil的线，阻抗就不一样了啊？6 B! n* ]9 d$ `+ }% m9 A" l

PCB层叠 1.6MM 6层层叠.jpg (190.88 KB, 下载次数: 4)

PCB层叠 1.6MM 6层层叠.jpg
作者: fengyu6117    时间: 2017-3-3 19:43
shiyi_jiang 发表于 2017-3-3 19:25
, I+ @# x, O0 q是了，可以分开做。
! ~: V' \7 Q  W另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。; A+ t/ X1 C; y  \
目标板层叠结 ...
$ r; a5 S/ x' R& n4 m7 r
[size=14.0000009536743px]可以调整叠层啊，ART01和ART03走线不需要一样粗，调整线宽，如果要做阻抗基本上是假8层去做了，不过还是比8层便宜。
) p; A6 M/ U% i
作者: huo_xing    时间: 2017-3-3 23:48
shiyi_jiang 发表于 2017-3-3 19:25, H1 u& }3 z8 p* P6 S9 p
是了，可以分开做。
8 U' }+ Z4 v2 e; Y$ y) g) V7 F+ T! m另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。7 S/ s+ b# h/ o
目标板层叠结 ...
* m. H: S1 a+ m7 y* A
这个叠层好控制阻抗的，如果需要，板厂可以帮你调整介质厚度和线宽- N* y/ |% I  l8 q6 F/ t1 p

2 G4 _5 y/ d% O" ?  C/ d
& _- u4 F9 B% ^1 s& ]! s* a# j  ?
作者: fallen    时间: 2017-3-4 00:34
shiyi_jiang 发表于 2017-3-3 19:25
7 E2 a: }# X( `+ S2 F- C- [) X是了，可以分开做。
' n1 L" d/ A5 i9 Q4 S7 @  R另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。
- V+ H( [) m5 {$ n' N目标板层叠结 ...
3 X( N' Y! ^% a
你自己计算下，就会发现很好做。' t0 Q1 I/ L. {* O! R" L
作者: EDA-Q    时间: 2017-4-11 10:48
学习中6 I1 J3 ?; c! ^2 M! ]) t
作者: qjbagu    时间: 2017-6-5 16:18
阻抗自己计算下，大概差不多就行了，没有绝对的，我是这么认为的。说到阻抗问题，有些硬件还真跟LAYOUT工程师扯蛋。
作者: wanglp_yj    时间: 2017-6-5 16:31
工作一切正常是在所有场景下都正常吗？有大批量长时间运行无故障的实际验证吗？可靠性是设计出来的，不是靠蒙。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2