EDA365电子工程师网

标题: DDR4 DQ 的 VOH_DC >= 1.1vddq ?? [打印本页]
作者: kobeismygod    时间: 2017-2-22 18:57
标题: DDR4 DQ 的 VOH_DC >= 1.1vddq ??
本帖最后由 超級狗 于 2017-2-22 21:22 编辑
, Z4 a9 e, S8 |
/ f/ G% C2 R7 L0 T% A0 H为什么 DDR4 要求 DQ 的 VOH_DC >= 1.1*vddq？这个明显是达不到的嘛，那个大神可以解惑？
作者: tiny丨Y    时间: 2017-2-22 19:41
mark
作者: 超級狗    时间: 2017-2-22 21:16
本帖最后由 超級狗 于 2017-2-23 08:55 编辑
( f; l# t0 ^  N, t+ _8 [1 x, M) D* U, Q
Output Driver DC Linearity
# `: l+ h, X0 m1 b  IOutput linearity is not tested under system load conditions. The output driver's current is measured to the reference load in the data sheet. The output current is measured at defined V[sub]OL[/sub]/V[sub]OH[/sub] test points. V[sub]OL(DC)[/sub] and V[sub]OH(DC)[/sub] describe these reference points.
- h# x2 I% `4 o  ?9 F0 k& T( h
7 M$ g5 V3 o- K/ I, gNote:5 X$ x" {9 L9 n2 ~6 v
V[sub]OL(DC)[/sub] and V[sub]OH(DC)[/sub] are not test conditions. Output current is measured at V[sub]OL(DC)[/sub] and V[sub]OH(DC)[/sub] test points for verification of output drive and linearity.
1 D8 ?9 ?$ P* b3 b8 l7 ^4 n
: W. z$ e+ ?* |& E, U5 a$ I了乎？
. Q& x& ^' b+ N. L6 Y) n% |; T' i( z9 m  A  `! z
* i9 m0 J* @1 M
作者: kobeismygod    时间: 2017-2-23 09:56
超級狗 发表于 2017-2-22 21:169 h0 P, ^: z! J! M
Output Driver DC Linearity6 `$ F! @# m& `& Q" I  [) c6 v" Y
Output linearity is not tested under system load conditions. The output  ...
* I/ `; H' k6 c( M
谢谢版主，这段我在镁光的一片文档里面也看到了，但是如果这个点纯粹是为了测试驱动电流或者说是输出阻抗，不是一个实际可以测得的值得话，为啥安捷伦示波器厂家会把这个当做VOH_DC测试的判决标准呢？在实际项目测试中不会pass的啊
9 k; d) v: i: T: t/ r- B1 c
作者: 超級狗    时间: 2017-2-23 10:31
本帖最后由 超級狗 于 2017-2-23 11:42 编辑 : S3 W  K  Z1 A

* r* ~+ _1 d9 T美光（Micron）的文檔還有這段話：
* k7 a* G3 T9 d) q
: T' d3 D# M! V  }' yDefining System V[sub]OL[/sub] and V[sub]OH[/sub]
3 h* p* ^9 c" Z" T: }5 }2 o; XThe SDRAM is not required to achieve the V[sub]OL[/sub] and V[sub]OH[/sub] values stated in the data sheet. Actual system V[sub]OL[/sub] and V[sub]OH[/sub] are determined by the output drive from SDRAM, coupled with the load being driven. System V[sub]OL[/sub] and V[sub]OH[/sub] are usage conditions, not DDR3 SDRAM specifications. Those values are determined by R[sub]ONdrive[/sub] and ODT or the load being driven.
! t# `( ~1 I; p: e2 w$ M
+ L" x6 U5 L0 E7 ~( @/ I  J8 l- q" T  y8 P! i' U( J4 h; f
作者: EDA-Q    时间: 2017-4-11 10:58
哦？
作者: futures3031    时间: 2018-6-21 10:07
sodimm



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2