EDA365电子工程师网

标题: 为什么FPGA IO设为高阻时测量其对高电压电源会有电压值？ [打印本页]

作者: hao2012 时间: 2016-12-25 11:49
标题: 为什么FPGA IO设为高阻时测量其对高电压电源会有电压值？
如图示，FPGA的BANK 电压是3.3 V，设计失误外面分压设为5,6V左右（不清楚会不会烧坏IO口），但是实际测量时电压值达不到5或6V，只有3.7V左右，把外围都删掉就像图片中那样的电路后测量其对地是没有输出的，但是对高电源能量出电压来，有没有了解的大侠帮忙解答一下？我个人猜测是IO口的保护电路影响的原因。

2222222222.jpg (1.84 MB, 下载次数: 0)

作者: djadfas 时间: 2017-1-4 11:49
为啥要测12V和IO 他们之间没什么联系

作者: donerlin2007 时间: 2017-3-24 22:19
一般IO口有一个保护二极管。若你外围输入一个5V电压，二极管会把电压拉低至3.3V

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)