EDA365电子工程师网

标题: DDR4 布线是否可以参考1.2V 电平 [打印本页]

作者: Quantum_ 时间: 2016-12-8 13:59
标题: DDR4 布线是否可以参考1.2V 电平
1. 有没有人做过DDR4 的项目。
2. PCB 成本考量，板层4层。
3. On board 设计，部分数据组及Address, command需要参考1.2V 电平层。
4. 以上设计，是否会引起信号完整性问题。（最好是实测经验/数据，因为所有SI 工程师都告诉我，那样设计不好）。
5. 实际情况，有多坏？

谢谢！

作者: djadfas 时间: 2016-12-8 15:44
DDR3倒干过参考1.5V 没用过4

作者: alexfu1984 时间: 2016-12-9 11:19
一般除开数据线外其他的都是参考1.2V

作者: kobeismygod 时间: 2016-12-9 13:18
参考VDDQ没有问题的，对于高频信号电源和GND都是可以参考的。

作者: tony123 时间: 2016-12-9 15:37
可以看看于争的视频，这个参考都是一样的，对于你的信号。

作者: 502174142 时间: 2016-12-11 20:31
可以的

作者: liaotingkang1 时间: 2016-12-13 09:58
SI会叫你用6层板，参考层一定要是GND。

作者: 戏出东方 时间: 2016-12-14 10:27
参考过电源层，保持完整没出过问题

作者: yangster 时间: 2016-12-14 22:21
做过dd3的十层板，之前内存走线、参考平面考虑不足，会存在高频起不来的情况。目前是地址、控制信号参考电源平面，数据信号参考地平面

作者: lobedon 时间: 2016-12-22 14:21
四層板需要考慮參考平面完整性如果超過兩顆不太建議4層

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)