|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
问题１：铺铜时，比如说在BOTTOM层铺GND，但是我有TRACE是GND的NET，而同时我有想保留这些TRACE,使它和其它TRACE一样,与GND的SHAPE有一定的CLEARANCE，有没有什么办法可以解决?一个解决办法是用静态的SHAPE，先用别的NET铺,铺完后再改成GND的NET，但是这样又产生问题了，我原来要连GND的VIA孔岂不是也连不到GND上面去了?$ h, V1 q/ \3 w" x
, d( t: B' P9 A. F问题2：在ALL里面怎样做到使一个孔在一层开THERMAL，而在另外一层不开THERMAL，就比如说02C与04C都是GND层,但是我需要一个带GND的NET的孔在02C开THERMAL，而在04C不连GND,应该怎样处理？
* I9 v( e- F* m x* { H我们现在想到的办法是在PADSTACK中将04C的THERMAL FALSH换成另外一个FLSH，大小和ANTI PAD的大小一样.这样就不会连在一起。按道理来说，将THERMAL FLASH改成CIRLE，大小和ANTIPAD一样就可以了，但是一定要另外做一个FLSH才行，有没有更好的解决办法？
- }- @3 ~; h$ L# {2 f' c3 H8 J+ V/ Z% d3 E, T* w }% w
问题3：TOOLS/PADSTACK MODIFY/EDIT GROUP是起什么作用的？我们曾经使用它对一组VIA进行改动，改动是成功了，但是改动成功以后这些孔再也无法EDIT了，也没办法改回原来的大小了，也改不成别的大小了？- ?* w2 h8 h6 I/ v2 d. [3 l+ Z
, S' h: I- D, {6 G9 p0 p+ p3 r
谢谢拉！！！！
- w" n) w, M6 e希望能够得到解答！！！ |
|
/1 
发表于 2008-1-12 10:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
