EDA365电子工程师网

标题: 差分线这样走OK吗？ [打印本页]
作者: snsArvin    时间: 2016-11-1 15:14
标题: 差分线这样走OK吗？
本帖最后由 snsArvin 于 2016-11-1 15:20 编辑 2 L. E0 n" m5 ~0 ?& C4 X

, S0 T4 c; c" x 如图，哪种走法更好？
1 f& O$ r' ]; w- `7 t$ v" b9 A7 y4 h7 X
差分线上的这对过孔要多近比较合适？我感觉后面的3:10孔间距太远了，我用的是系统默认的距离+ j& |5 w3 e. I# Q
谢谢大家0 r6 ?9 {% T" f  z0 U
作者: wolf343105    时间: 2016-11-1 15:55
一般是与差分线的距离差不多,比如:差分线是:6MIL,那孔与孔也,6MIL.
作者: snsArvin    时间: 2016-11-1 16:04
wolf343105 发表于 2016-11-1 15:55
) z" g6 H+ E, B; d% U8 U; _一般是与差分线的距离差不多,比如:差分线是:6MIL,那孔与孔也,6MIL.
4 H7 T5 {1 }4 D, D
谢谢
4 `0 W' o2 S& v
作者: kevinlywzb    时间: 2016-11-1 16:15
速率，仿真
作者: minzi    时间: 2016-11-1 21:15
一般过孔会选择35或者40mil的中心间距
作者: snsArvin    时间: 2016-11-2 08:37
minzi 发表于 2016-11-1 21:15
5 b6 I+ j8 y; M) b6 c& W% w) s4 t' }一般过孔会选择35或者40mil的中心间距
% c6 o2 f4 i4 ~3 a: a6 g% c
这样的间距太大了点吧
作者: djadfas    时间: 2016-11-2 10:12
本帖最后由 djadfas 于 2016-11-2 10:13 编辑 9 q- f9 G) ^5 ?# n! W, w! A
( J0 ^: U/ F; g
一般intel平台 2.5G信号  差分对via中心间距25-50mil   差分对和差分对之间via中心间距>=50mil  GND via<45mil以内 ' ^6 ^, T7 K5 ?8 ~$ I) x1 `7 [& ~
额外要求是：via尽量靠近连接器短线  差分对via尽量不要集中打 如果有空间
! u  r8 [0 i1 {0 }: H4 r0 k
; h; C7 E. `6 A- B所以你上面的图 应该还可以优化
( P  Z% Y+ `: d- v- N6 W
作者: partime    时间: 2016-11-2 10:13
系统默认也是规则里面设置的default. 这个间距跟SI的要求有关。如果SI不关心，那么最小间距跟fab生产有关，也就是wall to wall的距离。最后，10~12这个孔距离跟3：10没有可比性，一个是微孔，一个是机械孔！
作者: 980155498cai    时间: 2016-11-2 13:23
这样等长不好做，太短了
作者: Jamie_he2015    时间: 2016-11-2 13:53
对内等长不好做，空间有点紧张
作者: snsArvin    时间: 2016-11-2 17:32
Jamie_he2015 发表于 2016-11-2 13:53: i0 M( y7 }+ f4 P7 s
对内等长不好做，空间有点紧张

. |. l0 d  g. p0 [差异很小了已经    不需要在等长了   差异不到4ps* v  T+ |- B, |  L; L
作者: hqh885198    时间: 2016-11-2 19:51
你怕有问题做个反焊盘拉高下阻抗就好了
作者: minzi    时间: 2016-11-5 14:06
snsArvin 发表于 2016-11-2 08:370 r3 V0 a: f, m0 {0 t/ H+ S( h
这样的间距太大了点吧
9 e$ i& |% M8 A8 ?5 m
，没问题  z- o1 K9 G6 u1 @) \8 f2 I
作者: shimengfengling    时间: 2016-11-7 09:15
尽管不知道你差分线速率有多少，但是个人认为没必要去内层走那么一点。。。
作者: mentorkk    时间: 2016-11-7 13:44
没必要去内层走那么一点



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2