EDA365电子工程师网

标题: 高速信号走线问题 [打印本页]
作者: lc1234    时间: 2016-9-25 14:42
标题: 高速信号走线问题
大师们！请教你们一问题，像这里的是以R1 R2 R3为组画在同层好还是以UP0 FP0  FP1  FP2 为组画在同层好了. @; a" q' X& H% c9 d* r. [- j

12.png (13.9 KB, 下载次数: 0)

12.png
作者: lhycmyy_hawk    时间: 2016-9-25 16:46
我的习惯是，顺序如下
$ Z7 |/ e; i1 S) n7 [1 ]( }' N) g1，看layout guide1 w/ g' W( d7 t/ u. Q
2，看参考设计
" A0 r! `0 K2 _/ {, C) a* D- G/ r3，怎样好看
" m: n. F3 w9 s4，和硬件工程师沟通
作者: lhyy511    时间: 2016-9-26 09:07
尽量满足硬件工程师需求吧
作者: fei    时间: 2016-9-26 09:14
收发分层走，能在内层尽量走内层。你的高速线是多少G.你问下硬件哪是收发好像命名没分清。
作者: 小帅哥在江苏    时间: 2016-9-26 09:49
作者: 不期而遇    时间: 2016-9-27 09:33
同组同层好像是为了满足什么阻抗要求吧
作者: lc1234    时间: 2016-9-27 22:22
lhycmyy_hawk 发表于 2016-9-25 16:46# ^) i) _& T# X9 t9 i: [
我的习惯是，顺序如下4 l# `2 k- t+ C5 f( C' d
1，看layout guide1 H' w5 y) I% N; @* @* K1 [
2，看参考设计

+ E* L3 o0 L' c4 E. s# q4 X8 C好的！谢谢( q# B) A. w' G& k; I. k
! Z7 M1 g+ o! s: w
作者: lc1234    时间: 2016-9-27 22:23
fei 发表于 2016-9-26 09:149 X/ r% l+ ?& K+ a
收发分层走，能在内层尽量走内层。你的高速线是多少G.你问下硬件哪是收发好像命名没分清。
. |* H- {. }- C. ^, R
明白了！多谢1 [" x( k* p, b8 @6 b
1 h6 o, h5 r  Z
作者: lc1234    时间: 2016-9-27 22:23
lhyy511 发表于 2016-9-26 09:07& h, j6 Z& ]" k! z" M/ Z
尽量满足硬件工程师需求吧
& y- s1 \2 x$ Q$ f9 m
嗯！多谢
; d' w8 x! e7 W, p( f  D/ q, P& u  \* e, f8 }4 F
作者: lc1234    时间: 2016-9-27 22:24
不期而遇 发表于 2016-9-27 09:337 |7 u( R! [% r5 F* V$ R( U, v
同组同层好像是为了满足什么阻抗要求吧

* t- U2 i9 j+ W8 a4 _/ H呵呵！
作者: lc1234    时间: 2016-9-27 22:24
小帅哥在江苏 发表于 2016-9-26 09:49

7 w' r( Y, Y# F; }呵呵
作者: lc1234    时间: 2017-4-1 00:33
lc1234 发表于 2016-9-27 22:24
' n* N  v$ k7 ^: z9 k6 {5 A( |+ V呵呵

; ]6 d( {  _+ [0 O. }8 ?% C多谢$ a( @3 l5 O5 y. X  ~, Y




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2