EDA365电子工程师网

标题: allegro pcb中两对差分线之间的间距约束怎么设置 [打印本页]

作者: norato 时间: 2016-9-5 15:29
标题: allegro pcb中两对差分线之间的间距约束怎么设置
如题，差分线之间的间距约束怎么设置

2016-09-05_15.26.46.jpg (290.92 KB, 下载次数: 5)

作者: 瓜郎 时间: 2016-9-5 16:52
约束管理器里面有设置啊

作者: why_not 时间: 2016-9-5 17:01
在 spacing - spacing constraint set 下点击 Greate -spacing 设置上自己想要设置的间距，然后再在net目录下点开ALL Layers。Objects 内选中想要设置差分线的网络在 Referenced Spacing C set 下拉选项中选中刚刚刚创建好的间距就可以了！

作者: li262925 时间: 2016-9-6 13:28
支持3#

作者: AD9_PCB 时间: 2016-9-7 09:25
3楼的回答应该是差分线之间的间距吧？而不是差分线对1和差分线对2之间的间距.我以前也设置过，可是不行

作者: AD9_PCB 时间: 2016-9-7 09:37
重申一下，3楼方法可行，但是怎么设置其他单根线与差分对的间距呢？我按照刚才的方式吧刚才的规则放到一个单根线网络上，发现不行啊

作者: qinhappy 时间: 2016-9-7 11:24
设网络间最小间距。

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)