EDA365电子工程师网

标题: 这样走时钟线可以吗？ [打印本页]

作者: leoyin 时间: 2016-8-25 15:04
标题: 这样走时钟线可以吗？
由于层数和空间限制，时钟线只能走成如图的样子，会不会有什么问题？求解，谢谢.

5.jpg (64.61 KB, 下载次数: 0)

作者: soswelcome 时间: 2016-8-25 15:22
可以的，看起来很不爽。但是不知道速率和频率是多高。

作者: dzkcool 时间: 2016-8-25 16:09
没问题，DDR的差分是伪差分，关键是等长、防干扰。

作者: woniufeiyu 时间: 2016-8-25 16:34
是否考虑走neck模式呢？

作者: tiny丨Y 时间: 2016-8-25 17:47
你也只能这样了

作者: TONY11992 时间: 2016-8-26 08:34
可以！很多都是这么走的

作者: leoyin 时间: 2016-8-26 10:45
TKS All.

作者: mintjelly_abc 时间: 2016-8-30 11:11
请问能把右边 site 的时钟信号先从表层走到中间位置，再在内层连接吗？

作者: bozai_1990 时间: 2016-9-12 16:39
要是在我们公司绝对不行的

作者: 南林维京 时间: 2016-9-12 20:37
能改吗，亲

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)