EDA365电子工程师网
标题:
DDR2的CLK的cross point问题
[打印本页]
作者:
wupianpian
时间:
2016-7-28 20:11
标题:
DDR2的CLK的cross point问题
DDR2的CLK的cross point超标了，请问各位大神如何解决？
[: [2 ?# U! X% D5 T
作者:
wupianpian
时间:
2016-7-28 20:12
cross point偏高，请问如何解决，更改并联的电容可以么？是什么原理。
作者:
xiao360732
时间:
2016-8-10 08:56
是什么原理。
作者:
kobeismygod
时间:
2016-8-18 15:54
本帖最后由 kobeismygod 于 2016-8-22 17:35 编辑
( Z+ N1 ?) d: _& O5 Z7 g# o
5 z7 c- }$ |/ }( P7 }
crossover电压偏高可能是你N和P端有相位差导致，也可能是你N,P两端的驱动强度不一致挥着负载mismatch较大，导致rising time不一致。另外，你说并联电容是什么意思？
作者:
yuanbangzan
时间:
2016-8-30 19:19
走线间距加大，并联的电容换个阻值小点，应该可以改善！
作者:
yieress
时间:
2016-9-13 11:23
提示:
作者被禁止或删除 内容自动屏蔽
作者:
1194022400
时间:
2016-11-14 15:41
顶起
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2