EDA365电子工程师网

标题: HDL symbol 如何给Logic part 加添 PACK_TYPE 属性? [打印本页]
作者: Quantum_    时间: 2016-7-14 09:58
标题: HDL symbol 如何给Logic part 加添 PACK_TYPE 属性?
1.  如题，同时参考下图。 / k( r6 `6 m5 ?
2. 在建立HDL symbol 库时， 系统提示 PACK_TYPE 不存在于逻辑部件（部分)。 ) h0 ]% K2 u/ e$ c: {# q
3. 请问， 在哪个地方可以添加这个属性？$ {1 o7 }1 U9 F& ], |
: [' [; H9 T2 X* g" o
注： 我尝试在packages 的General页面， 以及在symbols 下的General 页面添加这个属性。 但是都不能 解除这个　警告。
& u2 P8 v, x+ {( R7 @5 S9 n2 N谢谢先！

pack_type.png (25.83 KB, 下载次数: 0)

pack_type.png
作者: gleefly    时间: 2016-7-14 12:21
packages的General, a) t$ W9 X7 ^+ `7 J
symbols 的General
, J+ ?7 Y' C. u6 G* Upart table files如果有也需要添加。
# l5 E% B+ _( A3 ^9 i" X而且值要一致。
作者: TobyTao_Zhang    时间: 2016-7-14 17:34
涨知识了。
作者: Quantum_    时间: 2016-7-15 11:30
本帖最后由 Quantum_ 于 2016-7-15 11:34 编辑
9 W: C3 t; V0 j
gleefly 发表于 2016-7-14 12:218 _; \. K) U& \8 A$ b
packages的General
! S6 }% w0 \! f5 {2 Q$ ssymbols 的General
) K" A6 m% z$ apart table files如果有也需要添加。
+ {9 I+ o- ?; ^" f# K$ _% C
Hi Gleefly$ x' p: {4 [) B* r* d
1. 如下图所示， 3个位置的属性设置为相同。 我已经尝试过了。 但是， Warning 依然存在。0 q9 Y' f5 i1 K1 k- `
2. 附件是设计文件。是否可以帮忙验证一下？ 问题出在哪？$ I! d# c' i  E  @  s
谢谢先！
, V/ \2 i: D( P6 z+ I3 {4 S* R" ]* P& @  j  b  u  D7 M/ q" z

PACK_TYPE-2.png (83.48 KB, 下载次数: 0)

warning

warning

pex9781.zip

173.49 KB, 阅读权限: 30, 下载次数: 7, 下载积分: 威望 -5

design file
作者: gleefly    时间: 2016-7-15 12:26
PEX9781_BGA1156
2 M* O" O9 [2 j下划线右边的才是PACK_TYPE.
" V, C+ B# _' F% Y$ ?$ n

pkg.png (3.62 KB, 下载次数: 0)

pkg

pkg
作者: Quantum_    时间: 2016-7-15 13:37
gleefly 发表于 2016-7-15 12:26  S* C$ }  j$ Z" r' \
PEX9781_BGA1156
# L6 c  s. O2 q- D1 w$ i! N下划线右边的才是PACK_TYPE.
+ h7 j9 _( n" M! h) B. B9 f# D' c
Hi Gleefly
$ g5 ?' f. Q! j' D3 ]# K1. 验证了。 确实是那个属性9 t: V0 E' L' j. s6 h
谢谢！
3 ?5 o6 A+ a2 h6 ~' @) v
' m5 M0 \4 N) P1 E



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2