EDA365电子工程师网

标题: 请教6层板叠层问题 [打印本页]
作者: shipaopao    时间: 2016-7-5 13:23
标题: 请教6层板叠层问题
现有一个6层板需要设计
. [2 n5 T8 l2 a# k% ~$ P3 r目前设计
9 n* @6 Z; f1 v方案1                                                                                              ~, H3 u' W$ {+ C/ L
3 U4 V. o# L3 C+ R4 cTOP      （RF信号、主芯片、SDRAM等）            
( b8 P) ^! b6 L/ cGND                                       
( p7 K" L0 |4 n4 S- E1 ~0 z$ ?8 k9 BS1        （100M ADC data、48M  U data、104M SDRAM data、  100M data、48M data） 顺时针                                            
( e9 T6 a3 Y6 ^7 t( E  YS2        （                           48M  U  data、104M SDRAM A/Ctr、100M data、50M data） 顺时针                       
1 Z' J9 F5 X. aPOWER                                    ( X5 e7 o8 t+ J
BOT     （DCDC、LDO、滤波电容）  
4 H/ l2 j* n: y' {! F9 n: c8 u- A; `1 i7 H  b2 m6 _
不知这种布线是否安全，求推荐更好的叠层设计。
5 X: V1 T) U1 k3 N/ Y谢谢！
) Y- d/ ^5 R) u  C: O7 R                                         " y, i! [6 x& X8 @, j- W. K
作者: why_not    时间: 2016-7-5 13:32
第一：板厚是否是1.2mm以下？
) n1 ]2 e3 D* c% W. G第二.：两个内层走线是否有阻抗匹配的要求？
9 ?5 z. N- Y$ K3 E如果以上两个条件均满足的话建议更改为八层板的叠层结构，不然在制板时候制版厂会按照假八层做，但是假八层的价格要比真六层贵。
0 [* ]+ g/ `5 z4 E  _4 k; n0 s  ?
作者: 孟菲    时间: 2016-7-5 14:01
建议把S2改成GND，所有的高速线走S1层
作者: shipaopao    时间: 2016-7-5 15:02
why_not 发表于 2016-7-5 13:32$ u5 d8 d7 n* t) f; {& o: h
第一：板厚是否是1.2mm以下？. g% x! W: |6 S- h1 w
第二.：两个内层走线是否有阻抗匹配的要求？
3 k8 U; u5 ]) A; h. n0 Q$ o如果以上两个条件均满足的话建 ...
+ C" a! D$ C9 C. x
板厚1.6mm
! ^, _/ Z1 w7 o" w; ^: c/ z( _内层走线需要阻抗控制50欧姆/ G( M2 T7 o. B( \
作者: shipaopao    时间: 2016-7-5 15:03
孟菲 发表于 2016-7-5 14:01
) u4 O" J. \6 |0 Z建议把S2改成GND，所有的高速线走S1层
5 U% A& _8 G8 ]+ E  G0 n9 Y
兼容设计比较多，BGA下基本全部散出，一层走出实现不了0 d# d4 x0 q, g4 ^0 q/ {! W) Z
作者: chen.che.ch.c.    时间: 2016-7-5 16:38
S2层参考power层可能会因为电源分割导致跨参考面，导致阻抗突变，建议走8层  推荐叠层：SPSPSSPS
作者: chen.che.ch.c.    时间: 2016-7-5 16:43
RF信号参考第二层，根据阻抗算出来线宽会非常细。。。建议解决方案：RF线位置挖掉第二层的铜，将第三层铺上铜让其参考第三层的铜，既能满足阻抗也会让线宽宽一些
作者: chen.che.ch.c.    时间: 2016-7-5 16:44
会使RF信号损耗小一些
作者: 980155498cai    时间: 2016-7-5 17:49
首先的看你的需求，第一就是是否控制阻抗，第二就是你的电源是否很多，如果很多那么就会大面积的跨分割，第三如果控制阻抗，板厚是否满足做6层板，如果板厚太厚会有加层的，比如假八层和真八层的价格是一样的，做假层还不如做真层呢，这样信号质量更高
作者: 980155498cai    时间: 2016-7-5 18:49

& z( g; K% t$ J9 Q- q: x首先的看你的需求，第一就是是否控制阻抗，第二就是你的电源是否很多，如果很多那么就会大面积的跨分割，第三如果控制阻抗，板厚是否满足做6层板，如果板厚太厚会有加层的，比如假八层和真八层的价格是一样的，做假层还不如做真层呢，这样信号质量更高
作者: zhm    时间: 2016-7-6 08:48
从LZ提供的反馈来看，至少有RF、数字、模拟地3个了。RF需要考虑隔层参考，也就是第2层需要掏空部分。6层板做来下，几乎没有考虑SI的可能了。大量的信号质量将不是非常好
作者: layout小二    时间: 2016-7-6 09:49
参考地可以共用一个问题不大。SDRAM部分6层也能满足,关键是RF部分占了板子的多大面积。RF部分可以参考第2层。不是高频基本问题不大。高频尽量短也可以。电源部分以走线为主。满足电源要求即可，其余部分铺满地较好。至于SDRM有一个相邻参考地即可仅个人经验仅供参考
作者: michaell    时间: 2016-7-6 10:21
这个叠层也是可以的，注意走线与电源和gnd平面的处理。
作者: cjz351421568    时间: 2016-7-6 23:48
:lol
作者: li262925    时间: 2016-7-8 10:55
六层板  这样貌似是最理想的叠构了  利用率最高价格较低    需要注意特殊信号线的处理
作者: sean0108    时间: 2016-7-8 13:54
问题不大，S1和S2之间的PP尽量厚一点，S2的信号尽量不要跨分割！1.6的板厚是假8层，如果成本允许，建议加到8层！如果不能加，就6层吧，要不就换1.2的板厚
作者: 刘兵0916    时间: 2016-7-8 14:04
叠层没问题，如果bga引不出去可以考虑盲孔，那样第二层就可能需要改成正片



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2