EDA365电子工程师网
标题:
verilog编码规范
[打印本页]
作者:
zhoumi
时间:
2016-5-10 14:06
标题:
verilog编码规范
verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是：
2 v9 P% q1 Y! n7 J! Y' o
1，命名规范；
1 v+ t. g. U i- A# \* [! h
2，文件头规范；
6 Y3 P6 D, S5 Z6 k0 _0 m- E
3，注释规范；
' C1 g' b- q4 p: H: ^9 _" H
4，编码风格；
5 n# ?& T5 z5 @3 z/ \" A
5，DFT要求；
4 y3 O8 t2 `0 s7 @4 R. g8 Z
6，仿真要求；
' i. I/ f& e. K) B A
7，STA要求；
! R, e: c* R( _1 N3 a% Q3 y$ Z
8，综合要求；
" s0 L( ~; \7 M5 k$ H/ j
好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。
% Y* |4 Q% G8 V1 X$ f, e
8 ]7 P" O" U1 y( ~! j" ?! P
. u& q, P. u& o$ K& h s }
verilog代码规范.pdf
2016-5-10 14:06 上传
点击文件名下载附件
下载积分: 威望 -5
874.47 KB, 下载次数: 5, 下载积分: 威望 -5
作者:
superhaima
时间:
2016-5-13 15:12
规范很重要，需要关注
作者:
yhg-lee
时间:
2016-12-16 11:41
支持楼主！谢谢分享！
' x, m1 `. M1 _" [
作者:
njit_YW
时间:
2017-5-22 13:03
谢谢分享
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
