EDA365电子工程师网
标题:
FSP功能中如何组对组正确互联？能否设置优先级？
[打印本页]
作者:
mengzhuhao
时间:
2016-4-28 08:39
标题:
FSP功能中如何组对组正确互联？能否设置优先级？
FSP功能中如何组对组正确互联？能否设置优先级？
+ N4 _, q+ N3 k& n7 G2 o" l" \
/ g( @$ S! F9 {2 n9 P' B
(1)目前发现，有时候模块有时钟，数据，控制之类，如果对应的fpga的bank的时候有时候时钟线会被数据与控制组挤出去，需要连接时钟，在再连接数据与控制组，这种情况下不能rerun进行
8 i' f/ b% `) D
+ u( |+ H3 \! a6 j3 E
不知道是否可以分别设置优先级？
: l& w. S7 v9 z, b5 f
: I+ z$ F& b( a- e
% m3 V+ _& L8 n
(2)像FPGA有些可以根据目标pin功能来指定管脚连接关系，其他新建元件是不是就不能实现这样的效果？例如两个连接器(假设把元件当连接器元件建立)，是否不能设置这样的效果，或者应该怎么弄才能使得 这些连接器指定的数据能正确连接？例如连接器1数据DATA[0-16]如何正确连接到连接器2数据DATA[0-16]？
( M- @6 E: v! ]3 c& s- Z! I, S
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2