EDA365电子工程师网

标题: constraint 設置問題 [打印本页]
作者: chenlaipi    时间: 2016-4-18 15:46
标题: constraint 設置問題
請教下，一般規格書上只有寫線寬線距的規格，那LINE到VIA或是shape的spacing一般是根據什麼設置的& i' Z' U' T3 T6 N3 P" G1 k  l& x
作者: dzkcool    时间: 2016-4-18 15:48
根据工厂工艺能力。
作者: chenlaipi    时间: 2016-4-18 15:59
dzkcool 发表于 2016-4-18 15:48+ z3 V. ^" ~, ^7 X- z
根据工厂工艺能力。
' J6 N" T, m' f/ I% M5 j7 r6 b
謝謝~
作者: wolf343105    时间: 2016-4-18 16:07
LINE到VIA一般,5MIL.
作者: chenlaipi    时间: 2016-4-18 16:10
wolf343105 发表于 2016-4-18 16:07' x7 |; i0 S) `) h5 J  V" A+ a
LINE到VIA一般,5MIL.
! j' ^3 z3 y) q" W4 b3 j; ^3 Q
謝謝~0 u+ R: I. G! L" J. [
作者: lanmei_2014    时间: 2016-4-19 08:43
根据工厂工艺能力。
作者: 蓝色的天口    时间: 2016-4-19 10:54
根据工厂能力
作者: 歪头歪脑    时间: 2016-4-19 22:04
一般5mil都行，差点的就难说
作者: liu1274555101    时间: 2016-4-20 15:00
对啊，这些都是按照工厂工艺来的，都是10mil的话无压力啊
作者: vivianwu0320    时间: 2016-4-22 16:11
根据工厂工艺能力。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2