+ e8 U! d* W& S4 k6 t书籍内容目录： . c$ A# R7 c% u& m& A! E7 l , `& \# s9 r/ ]# ?& C0 M第1章 概述3 Y; a8 ^% s. p+ e
1.1 Mentor Graphics公司介绍 % D% R. ^: ^" @; d2 { 1.2 Mentor Xpedition设计流程简介& C9 k2 j9 n# G, U
1.3 本书简介) d: L2 s' L9 U3 d/ n
1.4 本书使用方法+ R0 ? d" _. A& i
5 ?) X5 E. ^1 X- q; t6 J5 W I第2章 教学工程原理图简介 : R3 C) W! h2 e9 o. P' L* K- B 2.1 教学工程原理图简介 % P. \5 C9 \* J; F1 E% |/ h. n 2.2 原理图第一页：电源输入与转换! w' r/ n @) a
2.3 原理图第二页：以太网物理层接口电路 : l; f) P$ p0 b( h 2.4 原理图第三页：光电接口电路: v& B0 J% V$ d% B
2.5 本章小结 F8 {) Q; J2 `( q
, b, h' A$ R5 n. f8 ^* W0 W1 Z1 ^第3章 新建工程的中心库7 \, M/ E0 i# }) K- Z1 K( X2 b3 O# q
3.1 Xpedition中心库的组成结构介绍 : | s+ d% \5 r. I) F% o; O 3.2 新建中心库# D5 Q9 z* O2 q" [, h! b6 m
3.3 建库清单 : k3 y5 J7 _* g, R% `( n 3.4 本章小结 " c* t6 a% k7 I) u" l ; y9 v+ R3 C9 R. X7 `9 [5 s第4章 手工建立封装示例. ~: m }7 u/ v2 e. I1 k- K! p5 O
4.1 新建中心库分区 6 X( I- O! \+ Q1 v( E2 W 4.2 新建RJ45网口的Symbol& `% [% d @- K5 w# k% J9 v
4.2.1 在分区下新建Symbol . f. S) ?3 u& r. a$ e7 r* u( S 4.2.2 Symbol编辑界面简介- f1 n' n/ ~. l; s' S
4.2.3 添加并修改Pin管脚) @5 f6 u6 J* {8 z' r
4.2.4 重新排列编辑界面" S; a6 `' e, I7 y l( k. T
4.2.5 添加管脚编号 4 B" K, i# q9 c 4.2.6 基于工程实践的优化 , `$ o8 a8 ]& }1 C2 P8 I 4.2.7 调整边框与添加属性 ^; b0 h& r, Z# y" \( \ 4.3 新建RJ45网口的Padstacks: ^2 Q. F: b2 i/ t7 S3 t
4.3.1 机械图纸分析 0 ~" U4 M' l- E 4.3.2 新建焊盘（Pad） 9 S6 S: ~/ f2 `. X1 V% J 4.3.3 新建孔（Hole） ; Q5 F" W1 M) d/ e2 d7 k7 b( S 4.3.4 新建焊盘栈（Padstacks）2 Q6 R$ G) S+ c: y$ J0 X3 v) `
4.4 新建RJ45网口的Cell 7 F) E; c: Q( O* e. Q 4.4.1 新建Cell % i9 }2 b. P6 D5 z' q, k+ p 4.4.2 管脚放置1 W" ?2 f) m$ Q9 h) k% w
4.4.3 修改Cell的原点; D9 B; Q D6 u
4.4.4 放置安装孔8 w) d( `- s) R5 f2 j& i+ z1 g+ ~
4.4.5 编辑装配层与丝印层- w n& u* F+ h; G& `" A/ {( c
4.4.6 放置布局边框) S1 W- U- f, v, A5 F: O
4.5 新建RJ45网口的Part$ p& r S7 J: \3 K
4.6 本章小结 1 f) Z) I5 d q" y2 ? 2 e! Y. X S, `2 k E第5章 快捷建立大型芯片示例* b0 ~4 u6 H: [$ s! B: i. l+ ?
5.1 Symbol Wizard的使用 / b$ D* x% R& M8 D 5.2 从CSV文件批量导入管脚 0 _0 {0 }0 r5 Q4 W 5.3 多Symbol器件的Part建立 2 Z& U! e% p$ | I3 Q. W9 P 5.4 使用LP-Wizard的标准库 ! K4 ?& d9 K' ?0 y( ^ 5.4.1 LP-Wizard简介 6 ]) n+ G# ` f) x, M4 j 5.4.2 搜索并修改标准封装 ! J E* ] r1 i$ R9 m/ M4 G 5.4.3 导出封装数据 b2 u. V/ M c
5.4.4 导入封装数据至中心库' a; u p+ Z/ k+ R; i7 ^
5.5 使用LP-Wizard的封装计算器 & M& v I2 o4 S3 H( J" u! K 5.6 本章小结* l& M: c1 G/ j) N9 b( h
" Q1 `5 P- l7 X9 S 第6章 分立器件与特殊符号建库 : `( ~( J u7 b9 ^) }( x 6.1 分立器件的分类( N0 {: o' P: m: H- `& c
6.2 分立器件的Symbol , o. i* T P( c( A, c 6.3 分立器件的Cell与Part . q' i Y8 p V. O" T- Q 6.4 电源与测试点的Symbol 6 j0 S8 f7 o0 O+ V5 @ 6.5 分页连接符与转跳符" i5 S: q0 W3 v* y' _5 I9 |
6.6 本章小结" P# v$ ^2 d7 H3 ^! K
5 G3 p5 N" s* o J7 \$ \& t5 z 第7章 工程的新建与管理 * C, H# b# K: S) H8 ` 7.1 工程数据库结构1 E# w9 L6 d# A* j9 s' H5 n% |
7.2 新建工程 8 S3 H- E+ Q2 @9 s' `8 t' e 7.2.1 新建项目 - @/ V2 f! W6 p- ^' ]% T 7.2.2 新建原理图$ n- O- m7 v5 F' U5 n4 _/ ]
7.2.3 新建PCB % z- Q% M c5 c, @- ^ 7.3 工程管理 : g) X' S+ [& O: S5 z4 y5 U& d& f: ^ 7.3.1 工程的复制、移动和重命名8 C. q" i# n/ q% m) [1 L' x; c8 ~
7.3.2 重新指定中心库5 X0 f6 ]: T& b$ i! N9 m
7.3.3 工程的备份 " C/ d+ t8 h u5 O* q. A% [ 7.3.4 工程的修复7 V* H. t+ B( M- b
7.3.5 工程的清理 8 a6 z3 X" H( l$ X- J4 h" {! A 7.4 工程文件夹结构 8 G+ a: x: e9 I9 q" O 7.5 本章小结+ \7 A+ r( o" `+ ~, ?
/ B' [; w+ R' w+ V3 @4 h第8章 原理图的绘制与检查 u0 ^9 B: H C; e) ` 8.1 参数设置; H' C: P; ?0 ^& W* Z. A
8.1.1 设置字体( N( X4 B4 P6 { h4 e& ]
8.1.2 设置图页边框: v: K6 D H! S3 ]" X; ]1 \
8.1.3 设置特殊符号 2 E) a0 p' x. \1 ^- T 8.1.4 设置导航器显示格式7 v* B9 W n% Z; Y0 D5 Q
8.1.5 设置原理图配色方案 7 D' ^: t" X& L' I 8.1.6 高级设置 & ^8 z% s6 ^9 t 8.2 器件调用 # _. K5 I4 w- U5 p) {5 g 8.2.1 使用Databook调入器件4 i) s$ Q% s" }+ T9 x
8.2.2 修改器件属性3 J4 B# [3 @0 _* {8 {0 V
8.2.3 器件的旋转与对齐$ ]% Q7 t) g& {6 \& q
8.2.4 批量添加属性 * s0 [" C4 b$ `' ] 8.2.5 设置器件NC符号 ' W5 E* }' z+ H6 e4 }! g0 q$ t 8.2.6 库变动后的符号更新( W- p6 {% ]5 t3 [+ c& X
8.3 电气连接 9 F T, I3 ^1 s7 _1 f 8.3.1 格点显示设置 & M! k. [4 D7 l" _5 z$ b% M 8.3.2 Net（网络）的添加与重指定7 T8 P7 ^. b5 n) r6 G8 x) `, G. J
8.3.3 多重连接Net工具 0 t3 o0 z7 u- |# z; L; \6 q 8.3.4 断开Net连接 3 d4 \" k9 l! k9 }7 B7 Q2 B1 j 8.3.4 添加Bus（总线）) H: H/ x4 t0 D7 }- c$ y/ F2 c: r$ ~
8.3.5 添加电源与地符号 & d& D5 X7 k) p! c 8.3.6 添加跨页连接符 & L) T+ M/ W9 ^5 q/ @8 R/ u 8.3.7 复制其他项目的原理图6 S/ V. \' H2 f9 r( Y
8.4 添加备注. ?* p7 ^2 O1 U# S/ p- A
8.5 生成跨页标识（交叉参考）2 h" [. ?6 Q; p" ], r9 Y
8.6 检查与打包 ( A6 O8 c/ ]* @/ B1 _( N 8.6.1 原理图的图形检查4 C' h/ V) `$ b; `
8.6.2 原理图的规则检查（DRC） / M' Z/ _+ W) s A9 ^ 8.6.3 原理图的打包 ' G; V7 ?( M8 F& B s4 L 8.7 生成BOM表+ S) k0 [5 x8 R2 U
8.8 设计归档 + R5 N1 E* j$ r 8.8.1 图页备份与回滚 1 r' V4 E! h( Q1 Y 8.8.1 使用Archiver归档文件* e. }- e" u5 s
8.8.2 生成PDF原理图+ S2 o/ s' M% p' j8 t0 L
8.9 本章小结 7 }6 J, A% G& P" J# j 2 d: X. E% Q. d" L2 m第9章 导入设计数据 3 ?; P7 _% P( t0 u( V( m2 B 9.1 PCB与原理图同步 * I- v. W7 [) [$ w 9.1.1 PCB的打开方式 \; y, k2 M, U8 R/ U7 w0 b5 w
9.1.2 前向标注的三种方式0 ^. T) ]; i% k% c
9.2 PCB参数设置 * k, A, [$ v1 }+ j/ g- I 9.2.1 PCB的设计单位 ) z- T3 |0 q& b! z 9.2.2 叠层修改, _, T% F" t" h/ h! ?" }$ {
9.2.3 阻抗线的宽度计算8 Y6 |: |" s, x
9.2.4 过孔、盲埋孔设置, G/ I2 L" p7 K/ p
9.3 PCB外形的新建 / j6 l$ i' C. P8 _5 j0 N 9.3.1 板框的属性与显示 3 B$ c) k [ I) H# u 9.3.2 PCB原点与钻孔原点调整 3 {; X5 g; ] s% ?( J3 C 9.3.3 规则板框的手工绘制与调整 - }& V( Q# w. a1 O 9.3.4 不规则板框（多边形）的绘制与编辑8 w1 }8 W0 v! `
9.4 PCB外形的导入; N1 e1 K4 C# ?# `3 k; e
9.3.1 DXF文件的导入与导出 6 X: h" m4 C$ i3 I5 O* ^ 9.4.2 IDF文件的导入与导出 ) g/ h$ T/ e; k' ^4 T$ A! o1 ? 9.5 保存模板与PCB整体替换% h2 `+ h; L8 F. l7 @
9.6 本章小结1 V: v) y/ b: ]- z- ^& b
5 ~$ J9 F6 u1 ~5 q/ r' G6 ]第10章 布局设计 4 A+ G9 o3 Y% _1 e 10.1 器件的分组8 u3 h1 {. Y3 S) j! Q
10.1.1 器件浏览器0 s+ _9 {, d) Y, n1 L
10.1.2 开启交互式选择 2 {4 g" N# L! V, s# o 10.1.3 在PCB中分组 3 `7 o1 O& c v5 r 10.1.4 在原理图中分组' W9 [$ x+ C, l U
10.2 器件的放置与调整 0 R7 \# t: o- Q$ c6 U8 V6 Z 10.2.1 布局的显示设置 1 L4 T$ O9 M/ a6 b& f0 L 10.2.2 器件的放置 3 F( C+ R! b: S 10.2.3 器件的按组放置2 f) C5 R+ \ H6 d) E8 X
10.2.4 器件的按原理图放置) S# _0 s2 p0 t7 T# T8 L3 ?# ~( l* M
10.2.5 布局的调整与锁定# x W: L6 }8 ?& Y6 S
10.2.6 对已布线器件的调整( c& w. R# M' Q# r
10.3 距离测量 ( R+ R) e0 N9 v4 A2 G% B; s 10.4 模块化布局) i7 W" G0 e/ _5 L$ v% ~
10.5 布局的输出与导入 ) t; l) L9 s2 d6 o. X7 T 10.6 工程实例的布局说明: ]* h2 s7 }' b( N
10.7 本章小结3 Q# f. H9 T7 t/ b3 ^" u) G1 K, E
6 I& u" r" Z2 @+ H+ k( E 第11章 约束管理器" E' G' S% J5 {
11.1 网络类 2 _0 |( }/ L' q7 n) R K1 R 11.2 安全间距; B8 i3 a9 P: Y! p# W
11.3 区域方案* `" V, U b7 Z' O6 v! K J
11.4 等长约束 6 Y! [2 Y- |$ ` 11.4.1 匹配组等长 2 s5 s* Z0 B5 y+ v N) e3 b6 R 11.4.2 Pin-Pair等长与电气网络 8 C4 d3 K8 p: P6 j7 m+ t0 ~ 11.4.3 公式等长 6 B* ^9 B" V8 l) u+ k4 {- ?! ^ 11.5 差分约束+ V5 M) d1 l( g; @0 ?5 r6 s! x8 ]
11.5.1 标准差分规则设置9 |+ Y/ q! p( H3 p* t* w2 S/ r
11.5.2 同一电气网络内的差分约束 f3 x( d8 O1 n& o6 L+ I2 q6 o4 R 11.6 Z轴安全间距' n! C. L5 `! E
11.7 本章小结9 s) ~( _ N" V: F3 x9 F: `. f
( ?! ~9 @! F' g. e" I第12章 布线设计 , ?) }* P; C0 n- B8 x 12.1 布线基础 ( h- t! u6 f: d& p: L3 B 12.1.1 鼠标笔画, }+ p! G7 P* D
12.1.2 对象的选择与高亮 1 M& W# r6 u0 ~ S 12.1.3 对象的固定与锁定% X4 R; W" ]+ o0 j4 o h; Z
12.1.4 飞线的动态显示 0 z. }' D# l" C9 r, |5 k+ x, [ 12.1.5 拓扑结构与虚拟管脚+ {7 c/ Q' U, l
12.1.6 网络的选择过滤) V. |7 B/ e. ]' x; d
12.1.7 网络着色与网络名显示2 E$ U2 E) l+ @4 A( O* w
12.1.8 保存常用的显示方案( r, @- S7 p# j3 Z
12.2 布线 ! B/ r4 U: R f: M& H 12.2.1 网络浏览器3 B- k, ^! t C9 K
12.2.2 布线模式5 a; q4 ~4 N o i/ x5 U; @
12.2.3 优化模式 $ v; W, Y0 v- S1 x 12.2.4 交互式DRC与自动保存 & s+ y0 }0 Z9 \, `& T2 q5 Y 12.2.5 换层打孔与扇出 1 ?. S+ m+ C. a! q3 o 12.2.6 多重布线与过孔模式 $ Q9 ~2 C' Q. q3 i8 n3 t* v 12.2.7 修改线宽9 s/ q S, \% a; I$ h% d
12.2.8 弧形线" L' O8 }9 ?* M+ |
12.2.9 添加泪滴 5 p/ P; `/ p8 s: G3 n 12.2.10 焊盘出线方式设置6 x* u, F4 N" g5 M" p8 c
12.2.11 线路批量换层4 ?* Q2 n8 H! k, _; r+ u! @) J
12.2.12 切断布线与网络交换& E6 M9 F& Y: B& I' g8 u8 s+ V% u
12.2.13 换层显示快捷键 4 B! Q& a! T/ j, M o' p 12.2.14 批量添加与修改过孔 4 W0 ~7 O0 {0 D& g 12.2.15 区域选择与电路精确拷贝、移动 5 I) }% Z# V: F 12.3 差分与等长 6 P0 V1 A: K' [ 12.3.1 差分布线与相位调整' k8 G7 V ?, _8 w
12.3.2 总线的等长绕线1 t# }% c: s" m4 b: a7 P
12.4 智能布线工具 4 _6 x1 w7 b& v' @ 12.4.1 规划组的通道布线; I3 |$ U) f9 x. z
12.4.2 通用布线 5 |& a5 D! R* g 12.4.3 草图布线4 Z6 d" C/ k% s6 @7 p9 g
12.4.4 抱线布线 . p/ W, O4 i" l" ]0 z 12.5 本章小结 % [1 r6 G5 ~ G- B* W* [* \6 m4 h 第13章 动态铺铜& a' W' _$ ]% T3 b) Q6 @
13.1 动态铜皮选择理由1 B/ a2 I! m. _" ^( D! u l
13.2 铺铜方法 + T6 D( B! X% G# U' W 13.3 铺铜的类与参数7 _" M& g2 s4 b) J) [! f
13.4 铺铜的合并与删减 , f A i0 [- O' D; E! y 13.5 铺铜的优先级 2 k: t: _! ?! ?, M. A3 {$ j 13.6 铺铜的修整、修改与避让 ) d$ t6 B- C$ T8 M* X2 n: J 13.6.1 铺铜修整与修改& z# M" m$ Z, {8 J
13.6.2 铺铜避让 * P2 _# {5 M, z( ] 13.7 热焊盘的自定义连接) N6 a0 d: z) r r2 i
13.7.1 禁止平面连接区域 . a3 \/ T' O9 v6 n& L 13.7.2 手工连接管脚定义 # V$ H6 v* } S* M 13.7.3 热焊盘的连接参数覆盖 & L* G2 j( `6 W+ l1 l 13.5 非动态的绝对铜皮 B6 r3 b1 u. A' i
13.6 本章小结6 ] X, Y d# b& m: E. \0 h, M
% |8 Y+ l l& h8 `! a! P" U2 a4 T第14章 批量设计规则检查$ k# X) f+ L. x2 f1 _* V& R2 S
14.1 Batch DRC（批量DRC）! l9 [9 e4 {6 |, P7 U; b
14.1.1 DRC设置9 }0 z& e4 B" O; z4 S
14.1.2 连接性与特殊规则# j: j1 O M9 G& a8 G5 o5 O
14.1.3 高级对象到对象规则 1 y6 {2 ^& d- W3 e 14.1.4 保存DRC检查方案- s# {: z+ w7 Q% o3 N
14.2 Review Hazards（冲突项检查）; @; l) y: E/ j3 m; _- T: ^
14.3 本章小结4 c( q: |( [- Y2 S5 v
4 V, `( x6 h$ Y3 h4 y0 s8 z 第15章 工程出图 7 M1 @9 G; b Z# x: A8 w+ r 15.1 丝印合成 , j' k+ ?: W) F# H6 b$ N: z 15.1.1 丝印字体调整 % }3 ~ a/ R& Y 15.1.2 自定义图形与镂空文字4 Y; O) T$ K; c$ ^6 T4 o8 w. ^
15.1.3 丝印图标的建库与导入$ r8 j& d8 g1 h. V2 ~, Q- o9 Y8 I
15.1.4 丝印层合成 - f. S0 p, p, J7 Z/ I& O 15.2 装配图与尺寸标注 2 J4 M/ W* o: g. Y1 m 15.2.1 装配图的设置与打印 . L# R& s2 w7 ` 15.2.2 装配层的尺寸标注 8 i- O; W) [' \" S" N. L 15.3 钻孔文件生成8 H4 e& [$ F; I, z9 t
15.4 光绘文件生成 / l: N5 B3 X" o' N! \. n 15.4.1 信号层光绘 8 v* q, M' c A0 N j* I/ ` 15.4.2 阻焊层光绘 5 @2 ~7 F3 G+ A: h) c) L$ _ 15.4.3 助焊层（钢网）光绘 3 l* W+ S0 m/ |% u3 f2 R 15.4.4 丝印层光绘. V6 n0 t& O) h+ W8 }
15.4.5 钻孔符号层光绘; @4 {5 T7 x" ^1 S- d( T
15.4.6 输出路径7 Z- y# w3 `- n7 r. p4 h- Q% ~% ]
15.5 报表文件生成1 K' z- v- o5 j" W |
15.5.1 流程切换与数据导入6 s d. i/ O: q
15.5.1 贴片坐标文件生成$ f4 m- l8 C2 _6 N9 n2 r$ C0 S
15.5.2 IPC网表文件生成 % b0 R/ ]" B' f# f! ?; G 15.6 输出文件管理& H* x$ i9 _7 f' o
15.8 本章小结 , y1 `* E" P8 o" S & G! P- T! E o, K. }& d, M t第16章 多人协同设计: T( O3 t$ T$ u6 V# a; L
16.1 Team Server-Client 实时多人协作' U- F+ z" f" M! [/ N
16.1.1 RSCM远程服务器配置- A _/ T1 G$ ~4 J3 M4 c
16.1.2 xPCB Team Server设置9 s# q, U5 n' T
16.1.3 原理图协同设计7 M) M+ w B: T4 d" M7 v" ?; a0 D
16.1.4 PCB协同设计 ; y: @* F7 Q! s2 [ e+ i 16.1.5 协同设计注意要点 . j0 Y: R5 I: F* ^ 16.2 Team PCB 静态协作 S6 b$ _8 P5 |1 l/ i 16.3 本章小结2 Q$ k x# C8 L+ S! T, E: Z, z- ?
0 J5 _& X& q. r2 f5 Y6 E$ G第17章 设计实例1 - HDTV_Player; {0 s5 z9 g6 z1 g3 v2 E6 X
17.1 概述# b2 o1 Q2 w3 u7 d. n; f
17.2 系统设计指导' X2 Y5 h: f: E) x, `
17.2.1 原理框图0 I6 C, Q3 v/ c
17.2.2 电源流向图- r* b, Z% Z; g# u( p/ T. q; f8 n
17.2.3 单板工艺 * G! {( R0 ?5 t, | 17.2.4 层叠和布局* F" J" a. |4 D6 h1 |
17.2.4.1 六层板层叠设计9 f" \' J$ b8 {
17.2.4.2 单板布局 & I/ P( Z* {4 N3 X 17.3 模块设计指导. p* H% f& H2 @; B% q, [: g2 O3 o) g
17.3.1 CPU模块' t. G) _6 E5 w, I
17.3.1.1 电源处理8 o3 a& g) _/ I3 e; y9 s# N% [ R) N! d
17.3.1.2 去耦电容处理% s& J; Q: e) }) M: z, f
17.3.1.3 时钟处理 t1 r+ e; ?' E! f0 s+ i
17.3.1.4 锁相环滤波电路处理4 ^& N- |+ B3 \6 T/ W
17.3.1.5 端接2 z( c2 v. u: Z9 v4 P+ w; }. ?
17.3.2 存储模块# N- r5 t2 K8 D: H6 i# V$ s1 B4 q
17.3.2.1 模块介绍7 O3 K' ?- ]8 p ?2 _& w
17.3.2.2 电源与时钟处理 5 {, n! g* ~! o1 u 17.3.3 电源模块电路6 \' Z5 v4 `) N# t: G
17.3.3.1 开关电源模块电路 2 X& h1 d* G9 Y% }8 [; t 17.3.3.2 LDO线性稳压器 8 [ c1 _) F M) M, b3 Q6 Q 17.3.4 接口电路的PCB设计 4 O& f' [' n9 P7 d% a 17.3.4.1 HDMI接口/ p8 ~& y7 Z! v8 t
17.3.4.2 SATA接口$ D% _5 s) E+ K3 t6 N+ c& C
17.3.4.3 USB接口' a# F$ N* K7 \, g! d) V) ]9 a
17.3.4.4 RCA视频接口9 j. w" p7 t+ K
17.3.4.5 S-Video接口4 n8 i; Q9 ?' \ d; f/ N/ Q2 P8 g; p
17.3.4.6 色差输入接口/ C4 v- N! }, C% m3 Q
17.3.4.7 音频接口 : K/ K( M1 ]! V! ~. y7 y 17.3.4.8 RJ-45连接器. `0 {2 Y5 t) e8 I& c9 ]1 V' ^
17.3.4.9 Mini-PCI接口 + o2 v l- L( f( P9 P1 i 17.4 布局与布线示例7 Z4 r8 F4 C" f" z. L4 ~
17.4.1 布局示例 + B- s- v, v! } p0 B2 c9 Y 17.4.2 布线示例 : {/ @0 C7 ~: J+ f+ ] 17.5 本章小结 ) W l+ J) ?( G& ^# v; [- N8 K( F0 K9 g% F 第18章 设计实例2 - 两片DDR2 2 j8 E; m) p9 P4 Q 18.1 设计思路和约束规则设置: L/ o+ I. b5 z; K7 S# F5 C
18.1.1 设计思路 - t* h& K2 @7 j- G 18.1.2 约束规则设置( ?0 v$ p# h E+ Z/ j
18.2 布局: q9 l" z. D6 W$ q' f. ^
18.2.1 两片DDR2的布局* s) I+ V1 q$ \2 h3 S
18.2.2 VREF电容的布局* G9 O% z: b- c T# T4 I! Q
18.2.3 去耦电容的布局 ) N& X; w( d) t2 y0 W 18.3 布线 1 I$ c& ^& Y( }9 Q: ^5 s# J 18.3.1 Fanout扇出% U2 F- \2 i6 l5 W, ]+ V
18.3.2 DDR2布线 2 t7 Z; }- y) q! \/ O% W 18.4 等长: S4 W; c0 E% E# ]" Q
18.4.1 等长设置 ) k) X2 H6 ?7 ?! A8 e 18.4.2 等长绕线% ~6 U8 y! b, m/ [, j, _0 f8 U
18.5 本章小结 ) c3 K5 e" j' @ G3 g/ c, \9 r7 a" ~ K9 D! p! i% k% A; k第19章 设计实例3 - 四片DDR2 7 y# u$ x8 R1 `7 X. R 19.1 设计思路和约束规则设置 % t) i( A$ S% P$ ~ 19.1.1 设计思路) g- S! ^7 G, A
19.1.2 约束规则设置% ^ l: ? t0 a+ C
19.2 布局) x" @& Y) M0 i: D' a. {: _
19.2.1 四片DDR2的布局 4 g: |! o9 E" P3 ] 19.2.2 VREF电容的布局 2 r/ F( I& Z$ i/ V 19.2.3 去耦电容的布局4 z S1 O; A ]0 f" J2 g. I
19.3 布线 ! @3 r) s- N. a+ ]5 H 19.3.1 Fanout扇出 5 q0 K+ O" d, n4 p. x; j# s% { 19.3.1 DDR2布线. `* n! L* q% {& b2 Z: k H, T
19.4 等长 ( c$ m3 F/ I8 c0 j h 19.4.1 等长设置 ; V" r. }5 o$ n 19.4.2 等长绕线 ; a% ^% E% E4 ?8 h' _% f/ J' C 19.5 本章小结, }' m# [. y- q( A7 |4 A3 n/ M$ t
7 h8 I) C. G6 ~+ {! R第20章 企业级的ODBC数据库配置0 D9 R- ?/ n) E2 H% w" F. b
20.1 规范中心库的分区 4 e2 F% f4 Y2 j 20.2 Access数据库的建立 . z: {4 ^2 S. ]6 H7 }3 k W 20.3 ODBC数据源的配置 & h8 I; V! x6 |/ ^' v 20.4 中心库与数据库的映射* o5 t- z: G5 G
20.5 原理图中筛选并调用器件 ( b) V. b F0 T 20.6 标准BOM的生成( l+ T* F' G7 ^' Z% o& j
20.7 本章小结+ v0 h4 d4 D; M, ^7 ^
H* Z; N& I& B6 B5 x6 J; y 第21章 实用技巧与文件转换2 B* Z( c' n4 l6 s1 c
21.1 多门（Gate）器件的Symbol建库 $ } W& l) J R O 21.2 “一对多”的接地管脚 , P0 ~8 w& n7 [$ \6 R 21.3 将Value值显示在PCB装配层/ S; h" P: l8 y( w7 i
21.4 利用埋阻实现任意层的短路焊盘% K+ E" M. d: |( X
21.5 原理图转换与Symbol提取; X4 I7 k' H. b# p6 q
21.6 从PCB中提取Cell# ]5 l7 g1 h* ^: u. b
21.7 导入Allegro PCB文件 5 x! `" o; v) t: ~/ e 21.8 导入PADS PCB文件7 }, W) d, l7 l
21.9 排阻类阵列器件的电气网络实现 / w) U2 b5 P5 L7 k) B* R- B 21.10 本章小结% {" p) q- }: w* e& m
