EDA365电子工程师网

标题: 请教一些仿真的问题 [打印本页]
作者: huangbin1984    时间: 2008-11-4 16:16
标题: 请教一些仿真的问题
最近刚开始学习PCB仿真，遇到很多不懂的地方，特来请教各位大虾~( i, A7 \; T1 ^' V, J
2 Z8 }5 a, j8 i( v4 f! E
1.信号的过冲和下冲：
4 r' h0 I, B) o6 P  p) t" C, j假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？; \* C2 F8 {# B& R/ l
下冲的要求是不是以不跨越阀值为标准？
& ?+ d8 J/ A2 _" E4 {) P: M7 K0 p& A; H1 b
2.时序问题：
# O( j' A5 n( W+ M$ mSDRAM的时钟信号一般是从ARM或FPGA等CPU芯片提供，而CPU芯片的时钟又是由晶振或钟振提供，那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？6 K" @) M' H7 `' F+ R) l
% D. b; V! H0 l& Z2 L
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？驱动端到接收端的Tflight多少才是合格的呢？
  i! k* |. f. S; D1 q; m& h5 ~' k  ]: b  a/ r
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？
作者: liqiangln    时间: 2008-11-4 18:08
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：
0 A* O- |9 i/ A3 ]5 @3 h# R, L电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。4 T) F. I+ d# Z5 h

8 _( A/ \0 `: O! i  y那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？+ o/ T: j1 j  L/ S
：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。
6 s# \; b. `5 `1 v
4 K. Q  ^6 G* l' S' Q 2 C" c& e+ a: F6 i0 X( U& h
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。
: l% ]7 V5 B6 i' H3 u/ A. j5 T2 t9 r( J2 w, Y7 m
$ D- Y4 R6 b3 @1 Z* B
驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。0 O$ g' v5 ~( p# l( Y! q
, _: B% ?. J  ?5 D1 H
4 p: {; @' N5 i, ]! I0 z
数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0.
作者: forevercgh    时间: 2008-11-5 20:34
hyperlynx所能得到的就是buffer delay。( ]: q9 V' O5 S) N9 m6 i
Tco是由包含内部逻辑延时的。IBIS反映的只有buffer信息。
# A$ w0 R$ m6 T7 x8 t不仅hyperlynx不能仿真出Tco，其他SI仿真工具也不行
! x" b( W" q% C+ T/ x当然如果你有spice模型就可以得到Tco。而芯片厂商提供的Tco参数是通过实际测试校准得到的。
作者: huangbin1984    时间: 2008-11-6 09:27
谢谢两位斑竹的解答~



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2