EDA365电子工程师网
标题:
请教一些仿真的问题
[打印本页]
作者:
huangbin1984
时间:
2008-11-4 16:16
标题:
请教一些仿真的问题
最近刚开始学习PCB仿真,遇到很多不懂的地方,特来请教各位大虾~
* ^6 x$ W3 Q3 C
7 X a6 X7 Y4 ~7 _8 P* e0 \
1.信号的过冲和下冲:
5 Q) [, j9 I7 W* d" t! q v8 w
假设是一个3.3V电压工作的芯片,那么输入高电平信号VIH的MAX值一般是VDD+0.3V,在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲,那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值?
* a9 `9 L! `6 p% \/ T0 ]9 F
下冲的要求是不是以不跨越阀值为标准?
) P+ e, I, k1 a! J5 e3 i; l+ h' t& S
# v9 u2 m* L! r7 M% Y7 A3 z
2.时序问题:
) Y' [; M9 o% a: V3 [" E
SDRAM的时钟信号一般是从ARM或FPGA等CPU芯片提供,而CPU芯片的时钟又是由晶振或钟振提供,那么提供给SDRAM的时钟和CPU的时钟是什么关系呢?两者之间有延时吗?
! c C% Z+ Q" B! |6 ^ A2 g
5 R. u/ |; q7 \9 w1 l# F
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗?驱动端到接收端的Tflight多少才是合格的呢?
% `$ g, F, L; q" T3 q: G* S
) ]" u$ K- j7 g8 F% @/ B
数据总线和地址总线的延时多少才是合格呢?是要建立时间裕量和保持时间裕量大于0就可以吗?
作者:
liqiangln
时间:
2008-11-4 18:08
假设是一个3.3V电压工作的芯片,那么输入高电平信号VIH的MAX值一般是VDD+0.3V,在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲,那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值?:
2 o! E% R' u& u6 `/ j1 {. u
电平*时间的这种约束的芯片比较少,通常可以按照这个来约束,一般DDR会这样说的。
+ H8 L/ t3 r4 {7 o, ]4 M5 b
' Q$ E& b& N6 E" U
那么提供给SDRAM的时钟和CPU的时钟是什么关系呢?两者之间有延时吗?
0 X8 e. W- W3 j+ H4 V/ Y
:这个给SDRAM的时钟,通常是CPU倍频得到的,就是CPU的系统时钟过一个PLL得到的。
/ L% ?1 z, S$ ] P9 I( q
4 o$ G0 R, ]& Z! B" p5 h$ Q
3 j, K/ F6 a# Y) ^* t3 Z* U
用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗?: 不能看出来,这个是做信号质量,不是时序分析。
$ q9 } ~) [! D( [" T D- X
N* @! H( s' T' G
$ c/ B: e+ w* c5 h( u1 `
驱动端到接收端的Tflight多少才是合格的呢?这个看你的时钟和数据的关系。
0 {( k. D) o, x) L0 A
8 C7 C; R4 x% J4 r7 T9 X/ g
: K" W+ V+ W* L) t! m2 u
数据总线和地址总线的延时多少才是合格呢?是要建立时间裕量和保持时间裕量大于0就可以吗? :这个你要仔细看手册,就是的D触发器采样的基本原理。余量可以等于0.
作者:
forevercgh
时间:
2008-11-5 20:34
hyperlynx所能得到的就是buffer delay。
* o9 ?/ f4 F( G* U( |0 M. ?9 t
Tco是由包含内部逻辑延时的。IBIS反映的只有buffer信息。
' y- z7 u, Q5 P% r5 [' M- V2 b8 K
不仅hyperlynx不能仿真出Tco,其他SI仿真工具也不行
( |' P q( g- u* M
当然如果你有spice模型就可以得到Tco。而芯片厂商提供的Tco参数是通过实际测试校准得到的。
作者:
huangbin1984
时间:
2008-11-6 09:27
谢谢两位斑竹的解答~
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2