EDA365电子工程师网

标题: 任意奇数和偶数分频（Verilog) [打印本页]

作者: xu2006 时间: 2008-10-8 15:43
标题: 任意奇数和偶数分频（Verilog)
我刚从VHDL转到。V，，写了两个例子，希望和大家一起交流！
有什么不好的地方请指出。。。

839 Bytes, 下载次数: 131, 下载积分: 威望 -5

作者: oxygen 时间: 2008-10-8 23:23
标题: 回复 1# 的帖子
LZ，有没有仿真过？f_out = pos&neg，占空比如何？

作者: xu2006 时间: 2008-10-9 08:54
仿真过，50%占空比

作者: oxygen 时间: 2008-10-9 11:43
有机会把仿真结果贴上来，和大家分享。。谢谢。

作者: xu2006 时间: 2008-10-17 19:01
仿真我试过，没问题。只是我上传的文件名字大家该一下就可以用了
我觉得，没有必要上传仿真图，o(∩_∩)o...

作者: lxx 时间: 2008-10-24 22:04
学习一下，收藏，感谢楼主！

作者: lihongfei_sky 时间: 2008-11-9 19:27
写的好像有点麻烦。

作者: stone5280 时间: 2009-2-2 09:52
xuexile \
谢谢分享

作者: wangli2008shu 时间: 2009-2-3 14:26

^^^^^^

作者: live211 时间: 2009-6-30 16:11
谢谢~！！

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)