EDA365电子工程师网

标题: 初学ALLEGRO DRC报警求助。 [打印本页]

作者: johnson7911    时间: 2016-1-29 10:31
标题: 初学ALLEGRO DRC报警求助。
各位师傅,新手刚学,出现报警提示DRC ERROR:'Net schedule Topology" All constaaint Value :Verify .Actual Value does not verify.不知道是怎么回事,请教各位师傅,先谢谢。+ r! j" [) U% j1 c

作者: dx126321    时间: 2016-1-29 12:26
应该是器件值相关的吧
作者: johnson7911    时间: 2016-1-29 15:54
dx126321 发表于 2016-1-29 12:26# {- V& }3 g5 o6 x+ v
应该是器件值相关的吧
# b5 V; x% M# L: X) f
谢谢您的指点,那应该不要紧吧
+ s+ i7 @' o- s, g7 ]
作者: dx126321    时间: 2016-1-30 11:38
johnson7911 发表于 2016-1-29 15:54% G2 [) w4 o0 \- p5 q
谢谢您的指点,那应该不要紧吧
1 w& c- a' K7 u7 a0 d
具体我也没喷到过,我的建议是警告不要紧,但是错误一定要看看搞明白
( a9 ?% m' Y# @" q' }2 r' g! z
作者: a78233512    时间: 2016-2-2 15:04
警告布局,不要理它




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2