EDA365电子工程师网

标题: FPGA外围硬件电路设计 [打印本页]

---

作者: chrischouchou    时间: 2015-12-22 23:23
标题: FPGA外围硬件电路设计
菜鸟请教个问题，FGPA外围电路设计时，外围芯片怎么跟FPGA链接啊，比如以太网收发器的控制引脚直接接到FPGA的随便哪一个IO上都可以，还是要接到相应的指定的IO上？

---

作者: chrischouchou    时间: 2015-12-23 21:38
回复超级狗：就是您说的意思，就是这些类似外围接口收发芯片的控制使能引脚的安排，怎么跟FPGA的IO连接，是随便找个bank的IO连上就可以还是要与指定的IO连接。例如说xilinx a7的FPGA控制RGMII的以太网收发器，收发器的引脚怎么跟FPGA连接

---

作者: 超級狗    时间: 2015-12-24 08:27
答案是不能隨便安排的，因為引腳的安排會影響到 FPGA 運行的極度， 甚至有些時鐘相關的引腳也要從  FPGA 特殊的引腳進出。
0 ]3 d& K7 w+ n! p5 h0 e' r  g* L
感覺樓主是要在 FPGA 上放一個 Ethernet MAC︰
( G( |% R. ^2 m9 T) g8 P

• 如果是自行設計 Ethernet MAC，通常一開始可以選擇讓軟件自動排列引腳，並選擇優化的條件以速度為優先。
• 如果是用現成別人提供的 IP，通常他們會指定 FPGA 型號及引腳位置。
• 兩種設計引腳都可以做微調，不管是為了美觀、還是線路佈局（PCB Layout）方便，但前提是要滿足介面運行的速度。
• 以 10Base-T 的 MII 來說，因為運行的速度慢，如果你的 FPGA 夠快的話，微調的彈性就會較大。1000Base-T 的 RGMII，可能相對限制就較多。
  

+ E, W( ]2 l: l; m

  M) R) R. H! o4 h  U

---

作者: 超級狗    时间: 2015-12-24 08:38
Xilinx AC701 Ethernet Design Example
" b  a! ^) W" p1 C) k" e. O
9 V7 l- z  S) a# Q* z4 N  ?3 J5 `有開發板耶～
9 t5 S1 X  I1 Y* K9 L2 o& p
! _+ p. ?( |1 o9 _0 c+ ?9 G$ _
http://www.xilinx.com/support/documentation/boards_and_kits/ac701/2014_4/xtp223-ac701-ethernet-c-2014-4.pdf


% `) ^1 t" n( a1 i  ]+ c

---

作者: chrischouchou    时间: 2015-12-24 10:11

超級狗 发表于 2015-12-24 08:38
Xilinx AC701 Ethernet Design Example
' E" A5 T. t8 b2 y2 u
! U* V" K( w1 r) ?* i7 |有開發板耶～

好嘞，大概了解了，非常感谢您的帮助！！
+ A8 o# }: _) J9 K4 w5 @

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2