EDA365电子工程师网

标题: FPGA外围硬件电路设计 [打印本页]

---

作者: chrischouchou    时间: 2015-12-22 23:23
标题: FPGA外围硬件电路设计
菜鸟请教个问题，FGPA外围电路设计时，外围芯片怎么跟FPGA链接啊，比如以太网收发器的控制引脚直接接到FPGA的随便哪一个IO上都可以，还是要接到相应的指定的IO上？
' z( q6 l. r6 k, B3 Z

---

作者: chrischouchou    时间: 2015-12-23 21:38
回复超级狗：就是您说的意思，就是这些类似外围接口收发芯片的控制使能引脚的安排，怎么跟FPGA的IO连接，是随便找个bank的IO连上就可以还是要与指定的IO连接。例如说xilinx a7的FPGA控制RGMII的以太网收发器，收发器的引脚怎么跟FPGA连接

---

作者: 超級狗    时间: 2015-12-24 08:27
答案是不能隨便安排的，因為引腳的安排會影響到 FPGA 運行的極度， 甚至有些時鐘相關的引腳也要從  FPGA 特殊的引腳進出。
' h5 t7 Q$ c& N1 ?8 s+ y
5 ^3 w& a% a* n" c9 I" a9 x4 Y. K感覺樓主是要在 FPGA 上放一個 Ethernet MAC︰

• 如果是自行設計 Ethernet MAC，通常一開始可以選擇讓軟件自動排列引腳，並選擇優化的條件以速度為優先。
• 如果是用現成別人提供的 IP，通常他們會指定 FPGA 型號及引腳位置。
• 兩種設計引腳都可以做微調，不管是為了美觀、還是線路佈局（PCB Layout）方便，但前提是要滿足介面運行的速度。
• 以 10Base-T 的 MII 來說，因為運行的速度慢，如果你的 FPGA 夠快的話，微調的彈性就會較大。1000Base-T 的 RGMII，可能相對限制就較多。
  - n+ Y6 s" G% s; j% Y. `0 X% y; q

( M! Q1 d9 d% ^9 B

1 ^0 G7 D# p1 L( o8 n" P

---

作者: 超級狗    时间: 2015-12-24 08:38
Xilinx AC701 Ethernet Design Example

  c' }% p1 T3 ]. C1 L+ \" J有開發板耶～
2 I# R$ {4 R. k
& ^# U5 Z) L) J4 _
http://www.xilinx.com/support/documentation/boards_and_kits/ac701/2014_4/xtp223-ac701-ethernet-c-2014-4.pdf
* e2 `; ~$ O3 P6 ~
# V' U  T  T; N% C& ^7 `
. @8 z- d. c! v

---

作者: chrischouchou    时间: 2015-12-24 10:11

超級狗 发表于 2015-12-24 08:38
Xilinx AC701 Ethernet Design Example
) ?" B: b0 z8 N* Q! k) h5 a2 W
有開發板耶～

, F7 T! l* f6 X% r& F; v好嘞，大概了解了，非常感谢您的帮助！！
/ Z7 h# E1 p9 w. T6 ?

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2