EDA365电子工程师网
标题:
BUCK电容（以及仿真频率）
[打印本页]
作者:
故城往事
时间:
2015-12-17 10:59
标题:
BUCK电容（以及仿真频率）
在PDN设计中，buck电容究竟是什么电容？就是单纯减小环路面积的么？而在高通的PDN仿真中，最大的仿真频率是500兆，但是芯片的频率已经到达几个G了，这是为什么？
/ q" i Y w7 G' g1 O
哪个大婶详细讲下？
j7 }7 D5 t1 B* Y! a
! q4 o2 |( c4 c; |, _$ P
作者:
fallen
时间:
2015-12-17 13:59
BUCK还是BULK?
作者:
故城往事
时间:
2015-12-18 16:35
fallen 发表于 2015-12-17 13:59
' e2 v" P3 {2 c- |7 n. N8 h) g
BUCK还是BULK?
0 }# d8 ]2 n% J0 S$ t j& _ }
写错了,是BULK
4 o1 t& y0 f0 H& ~9 X6 P& H& f i
作者:
fallen
时间:
2015-12-18 16:54
BULK就是大电容，用于储能的。具体的仿真的你问其他相关人士。
作者:
chrischouchou
时间:
2015-12-19 18:14
PDN仿真只需要考虑低频的就可以了，高频去耦都是在芯片内部封装或者是硅片上做的，如果想要仿真高频的话，必须要有芯片封装和内部金属层的版图文件。
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2