EDA365电子工程师网

标题: 2M的速率，时钟线与数据线长度差3000mil引起数据丢失 [打印本页]
作者: xingzhang    时间: 2008-9-28 12:01
标题: 2M的速率，时钟线与数据线长度差3000mil引起数据丢失
如题，最近布了一块通信单板，其中的E1业务，2.048Mbps，有三组信号的时钟线与数据线长度差了3000mil左右，现在调试时，发现这几路总是丢包。目前还在定位到底是我的PCB走线问题呢（因为是2M信号，速率不高，所以我没有做等长处理），还是FPGA逻辑设计时的时序问题？/ q2 ]! T, b& u" m6 b1 t
    请教：怎么根据传输速率确定数据线与时钟信号的走线误差，也就是在多少误差范围内数据不会出问题？
# j# \/ R, ?$ p7 e& N* i5 u4 \+ I. s# G/ D  o6 W
个人认为，像我的这个2M信号线与时钟线差了3000mil，时延大概也就是1ns左右，而2M的时钟周期远大于1ns，真的是走线不等长引起的数据误码？
作者: dugujian00    时间: 2008-9-28 13:57
2M的速率，没必要等长吧
( _( {( @5 y6 ?  I0 {2 ?# G能不能再把速率再降低试下呢，
3 k" @1 T2 b) B; m% R主要是要看你读、写数据时，你的时钟信号到位没？
作者: sarryfu    时间: 2008-9-28 14:53
原帖由 dugujian00 于 2008-9-28 13:57 发表
* L' W. G, |' q' w6 P; K. F2M的速率，没必要等长吧
& P/ U) r$ i3 }能不能再把速率再降低试下呢，
7 N5 I0 R0 s7 }; R) }4 U主要是要看你读、写数据时，你的时钟信号到位没？

; B  {" W# K# u8 i; N+ p% I1 hNOD
作者: xingzhang    时间: 2008-9-28 17:51
说来也奇怪，就那三路时钟，数据线相差3000mil左右的有误码和丢包，是很巧合，我现在正在设法验证，如果真是它们引起的话就麻烦了，在FPGA里面处理很难办。
  d: z0 F  `7 J) x6 C: a% t" b( M% d6 a8 d1 j
回楼上两位的回复：虽然只有2M，但如果数据，时钟不同步，长期运行时数据也会丢。# ?( p; o$ d$ \$ X

4 p/ d1 O8 u" |& o; {以后布PCB一定要吸取教训，时钟与他配合的数据线做等长是没有坏处的...
作者: rjc    时间: 2008-9-28 18:43
时钟与他配合的数据线做等长  ?( R2 l9 N$ h
有高手说一下这话是什么意思吗？？谢谢
作者: xingzhang    时间: 2008-9-28 19:42
原帖由 rjc 于 2008-9-28 18:43 发表
" v* n  u5 Z7 Q" W! g1 t/ v7 }时钟与他配合的数据线做等长) ~/ P. w* R# k" Q$ u9 b
有高手说一下这话是什么意思吗？？谢谢
0 m6 `( \0 S6 d' k+ k. }

2 ~3 U, h- x( j. o. z/ G$ U数据是按照时钟一拍一拍打出来的，有个对应关系，就这意思
作者: sy_lixiang    时间: 2008-9-29 06:28
吸取教训。。。不过我感觉也未必是没做等长的原因。。。2楼朋友说降一下速度试一下可行。。。  g6 U( v9 B$ l7 v4 l0 Z$ C
# G, n$ v% V0 m+ q( C  P
还有，看一下在什么时间开始丢包，大约也可以算出来吧。。。
作者: ieracll    时间: 2008-9-29 15:05
楼主说的是时钟线长，还是数据线长？
作者: zyunfei    时间: 2008-9-29 16:45
有三组信号的时钟线与数据线长度差了3000mil左右  0 k/ A+ _. b& S, T. G5 h' ^
看你说的不太明白！! \$ m1 u* {5 R# {' B$ R! N
   要是时钟和数据线差没有什么关系. m& |, Q! [# G: c. U
   但是要是并行数据线间相差3000mil就会出问题了！
$ U8 c. ]& U' f& s: s   不要求严格等长但是不能相差太长，在板子上的延时和你理论上计算的相差很大的
( b5 b! R* P5 i6 v+ ]" J  @   你可以用si仿真下！
1 p8 P- E0 Z* @5 D  j  
+ {7 o. h" m) f; c. C: h1 `/ M  丢包是每次都丢还是偶尔丢？
( Y, v( F: V5 f   每次都丢说明你的板子或是你的FPGA时序有问题，偶尔丢说明你的设计中有干扰存在。
作者: gaoshann    时间: 2008-9-29 17:39
标题: 什么东西可以差3000mil，俺们的板子要求5mil误差内
你那是什么呀可以差那么多，怎么走的线好有难度呀？
作者: glater    时间: 2008-10-6 16:51
不是很明白的！差3000MIL，很容易出问题的！
作者: Haiou    时间: 2008-10-6 20:09
原帖由 zyunfei 于 2008-9-29 16:45 发表 % X8 p8 n( H- p9 ?9 U+ Z+ j
有三组信号的时钟线与数据线长度差了3000mil左右  & f# P$ Z: I( S& G2 g
看你说的不太明白！5 W0 k) x* Y: d( Z2 N8 J9 c
   要是时钟和数据线差没有什么关系: U, C$ D" s( Z0 I* m6 L
   但是要是并行数据线间相差3000mil就会出问题了！
/ ]. W4 w) Y' v" Y   不要求严格等长但是不能相差太长，在板子上的 ...
+ ^- M9 B4 G! A& y1 U5 p

/ |4 s' G' {$ L/ b' e" S: n1 i
' G+ R" j' {0 G7 ]( ~9 _8 y( {: V分析的不错.
作者: 0201140114    时间: 2008-10-7 14:00
还是不是很明白!!郁闷啊!!
作者: hunanwuxi    时间: 2008-10-8 00:38
建议最好用示波器量一下信号
6 S6 t: C+ _$ A, U# X+ E比较一下一般都能看出问题
3 B, L9 _0 J% c  i. M  D5 R( ?如果有逻辑分析仪最好
作者: dangelzsp    时间: 2008-10-8 11:11
标题: rule里整一个相对等长麻。。
、、、
作者: xingzhang    时间: 2008-10-8 21:04
原帖由 dangelzsp 于 2008-10-8 11:11 发表
3 j! ~8 `, O! F* x: H、、、

1 p& C: S' G1 D4 ]3 V( N# ]% ^- d
现在PCB已生产出来
2 s4 ^! J* x/ M# n8 g! |0 y5 D$ _+ W( _& v' s0 j! a
       LS几位没听明白我的意思，我的电路中，一条数据线对应一条时钟信号，时钟速率为2.048Mbps，在PCB设计中马虎了，做出来的PCB，数据线比时钟线长大概3000mil，我怀疑这对时序有影响，但毕竟只有2.048M，也不至于。
# q$ ]% @& M5 G& T3 u       用示波器测量了，发现在2M时钟情况下，3000mil根本不足以影响到时序，现在找不到其它原因了，只好从FPGA的时序下手了，此问题折腾我一个星期了，仍未解决，实在痛苦。, J8 r" @; p$ E- o7 w
8 N' v7 e; B1 ~: Z0 X$ @
       虽然我不肯定是不等长造成时序问题，但提醒PCB layer时最好考虑到，免得头痛。& e: {, E3 \; v* D. K
       大家估计是帮不到我了，我还是埋头研吧，等我把问题解决之后，再发上来大家讨论。
作者: cmos    时间: 2008-10-9 01:58
2兆相当于500ns,3个inch最多有0.5~1ns的delay,所以不是pcb 板上线长度的问题.很可能和pcb没关系.
作者: dangelzsp    时间: 2008-10-9 08:09
标题: 看看你的数据线波形，是否完好，是否存在半截波形一类的东西。
PCB的原因不大。。。9 X  }7 c: v8 g
& @1 I# Y' B3 d4 f7 P  b- Q
用示波器的双踪抓出来看看。。
作者: xingzhang    时间: 2008-10-10 22:32
原帖由 cmos 于 2008-10-9 01:58 发表
3 k: l: i9 [7 X5 h! p- D# S2兆相当于500ns,3个inch最多有0.5~1ns的delay,所以不是pcb 板上线长度的问题.很可能和pcb没关系.
1 x( B( [* l" n* j
: j2 k! a% V$ N! y
不错，我与你的想法一样，而且现在经过示波器反复测试（我抓了四个通道的时钟和数据测的），已验证了这一点：PCB无问题
2 Z+ ?3 l5 d3 a  r* I. ~
. Q+ b! f; h# t: g0 o% S$ Q0 b因为考虑到FPGA资源占用比较多，所以目前在优化FPGA
作者: sarryfu    时间: 2008-10-10 22:47
标题: 这玩意以前做过，肯定不是线长引起的问题
这玩意以前做过，肯定不是线长引起的问题



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2