EDA365电子工程师网

标题: 去耦电容的放置 [打印本页]

作者: 故城往事 时间: 2015-12-10 22:47
标题: 去耦电容的放置
大婶说说去耦电容大电容为什么小电容放在芯片pin的前面，而大电容放在后面。。听人解释说是因为小电容的滤波范伟小，大电容大，请大婶给个关于的电容的资料。。。。。。谢谢分享，，，，

作者: zhanweiming2014 时间: 2015-12-11 08:03
信号综合性分析，好好去理解。不能一概而论

作者: fallen 时间: 2015-12-11 10:34
你理解走线也有电感，你就明白了。
小电容按照容量，ESR,ESL等参数的综合作用，谐振频率比大电容高（很多，很多，很多），所以走线的电感就要考虑了。线越长，越细，电感越大，对于高频的阻碍就越大。

作者: flywinder 时间: 2015-12-11 10:34
大电容做储能用，可以适当放远一点，
滤波电容放远了就没效果了

作者: kobeismygod 时间: 2015-12-11 13:23
本帖最后由 kobeismygod 于 2015-12-11 13:24 编辑

小电容，容量小，储能少，但是计生参数小，高频特性好，相应速度快
大电容，容量大，储能多，但是计生参数大，低频特性好，相应速度慢。

作者: 中臣 时间: 2015-12-11 14:21
1；滤除的对象在哪端？ 2 ; 要考虑电容的滤波半径；

作者: myeda_365 时间: 2015-12-12 09:23
看到这个，我突然想到一个极限的方法去想这个问题，小电容一般是滤波高频噪声，如果你放在驱动端，经过很长一段走线之后，在走线过程中有可能又串进来噪声，到了芯片，自然就一起进去了，所以效果就很差，如果在接收端加小电容，效果应该就比较好了。大电容可以有两个作用，一是滤低频，二是储能，滤低频的话其实我感觉在源端，中间，接收端都影响不会太大，储能的话当然越近越好，个人见解，不对请指正。

作者: brc010101 时间: 2015-12-12 10:54
芯片工作时，瞬间电流需求都是高频的，高频电流环路面积/阻抗（主要是感抗）要尽量做小，其次才考虑低频，这是一个方面。另一个方面，小电容在高频时的impedance，ESR，ESL一般都比大电容小得多，如果这时把电容看作电源的话，小电容的电源内阻就比大电容的电源内阻小得多。综合这两方面考虑，就应该把小电容放到大电容的前面，使它更靠近芯片供电管脚。

作者: 东山郡谢 时间: 2015-12-14 18:29
去百度几个名词：去耦半径、电容ESR\ESL、自谐振频率等等

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)