EDA365电子工程师网

标题: 射频线这样layout的目的是什么？ [打印本页]
作者: 我lay个去    时间: 2015-11-27 11:16
标题: 射频线这样layout的目的是什么？
如图：layer_1表示第一层； layer_2表示第二层；layer12表示一二层同时打开效果图。整条射频线都是邻层参考50ohm ,线宽4.3mil , 但为什么要在阻容pad下面挖空呢？隔层参考？求详解。
6 e/ C# o; U" M0 `' @

layer_1.png (15.56 KB, 下载次数: 0)

layer_1.png

layer_2.png (15.24 KB, 下载次数: 0)

layer_2.png

layer12.png (22.2 KB, 下载次数: 1)

layer12.png
作者: 我lay个去    时间: 2015-11-27 11:18
自己顶
作者: chrysalis    时间: 2015-11-27 11:37
阻抗控制的要求吧，因为某些因素造成线到参考层的距离不能太小，而相邻叠层间距不够，就挖空然后隔层参考了。
作者: woaidashui    时间: 2015-11-27 11:42
没见过这样整的。这样有意义？
作者: michaell    时间: 2015-11-27 11:48
是的 根据阻抗的要求去控制的，由于焊盘相当于粗导线，阻抗变小，焊盘下方挖空使阻抗变化不要那么大
作者: 菩提老树    时间: 2015-11-27 12:19
阻抗匹配，共面波导，有利于电磁波的发射
作者: 阿斯兰    时间: 2015-11-27 13:00
保证阻抗一致，线比较窄，元器件焊盘较宽，这个实际的意义得用仪表测试对比一下看看
作者: kinglangji    时间: 2015-11-27 13:30
大家说的都对,不过个人感觉这样做无非也就是存在于理论上的意义而已,实际上真的有用么?
: C" U* \. H) O" a- J毕竟焊接之后,那焊盘可就不是只有一层铜了,上面还有锡,锡还连着管脚,阻抗真的能连续?
作者: chrysalis    时间: 2015-11-27 13:36
kinglangji 发表于 2015-11-27 13:306 q% Y: R. P2 Q# D( m3 L' _! E* w5 c7 P% V
大家说的都对,不过个人感觉这样做无非也就是存在于理论上的意义而已,实际上真的有用么?8 J; Z( S2 I) \. o4 S
毕竟焊接之后,那焊 ...
6 ^$ C$ w6 t4 r7 y9 t' |
应该是有用的，我见过第一版不挖空第二版挖空的（而且只改动了这一点），估计就是因为射频性能受了影响。3 }0 X* U( K: _  O; z$ S: x/ Q  e
作者: woaidashui    时间: 2015-11-27 13:59
chrysalis 发表于 2015-11-27 11:37
+ W/ O" k9 }" v3 R/ b  @阻抗控制的要求吧，因为某些因素造成线到参考层的距离不能太小，而相邻叠层间距不够，就挖空然后隔层参考了 ...

* f1 \& q  X- p% X+ U你仔细看看他这是各层参考吗？
作者: kinglangji    时间: 2015-11-27 14:01
chrysalis 发表于 2015-11-27 13:36
1 g+ [# }& o6 Q3 H" }( |- f应该是有用的，我见过第一版不挖空第二版挖空的（而且只改动了这一点），估计就是因为射频性能受了影响。 ...

7 \) ^2 G5 T  ?( W你确定只改版只挖了焊盘?不是连线一起或者有其他修改?
0 p# ?+ T& U1 ^' z2 n' x7 ^5 l) t没道理啊...0 [/ P; t  e* h* k9 m# m
作者: 爱不单行1887    时间: 2015-11-27 14:16
挖空参考第三层，阻抗线控50ohm可以走的更粗些，这样损耗小啊！
作者: 金志峰    时间: 2015-11-27 14:17
没见过这种处理方式
作者: chrysalis    时间: 2015-11-27 14:26
woaidashui 发表于 2015-11-27 13:59
& U. m* S" {# r. W/ B- @! V7 @7 r你仔细看看他这是各层参考吗？

+ f7 S, S; G8 D2 W4 T/ }& Q; W挖阻容焊盘的我没见过，不过我见过把天线焊点下方挖空的，防止阻抗突变的……这个不叫作隔层参考吗？
( m7 }" d% c7 z; Z
作者: chrysalis    时间: 2015-11-27 14:26
kinglangji 发表于 2015-11-27 14:01
: h% V, B. M$ T你确定只改版只挖了焊盘?不是连线一起或者有其他修改?5 F3 j3 Z# z. N, K/ L+ ?; Q$ ?; i
没道理啊...

! d" V: s( u; Y: J1 S, X只挖了焊点下方的地。
作者: isaac    时间: 2015-11-27 14:34
没多大意义，设计者可能考虑这样能保证阻抗更为连续，焊盘宽，我参考就只以侧面的地做参考。你说两版射频性能受影响了，这是因为射频出RF线处元件参数根据PCB布局布线调整的，你布线修改了，当然会导致分布参数变化，RF性能改变。调过RF的人都应该知道的。
作者: 我lay个去    时间: 2015-11-27 15:25
woaidashui 发表于 2015-11-27 11:42
6 O7 |: o; f8 c) V% F5 q没见过这样整的。这样有意义？

6 ]4 q' X( Z4 L我也不知道啊，这个板在调试GSM时，说信号差，然后检查layout, 供应商那边的人建议这样改（在pad下面挖空），后面，后面就没下文了。
作者: 我lay个去    时间: 2015-11-27 15:29
爱不单行1887 发表于 2015-11-27 14:16  Y: ]+ m/ e8 q: ~- Z+ _# {, f, |
挖空参考第三层，阻抗线控50ohm可以走的更粗些，这样损耗小啊！
$ F/ j0 ~( t4 d
参考层越远，线越粗？我怎么记得是参考层越远，可以把线走细点
作者: 爱不单行1887    时间: 2015-11-27 15:41
我lay个去 发表于 2015-11-27 15:297 t. x+ R! d4 f
参考层越远，线越粗？我怎么记得是参考层越远，可以把线走细点

' q% h7 J: p) v9 A对的，参考层越远，阻抗不变，走线会变粗，损耗小。
作者: 我lay个去    时间: 2015-11-27 15:48
阿斯兰 发表于 2015-11-27 13:00- b0 t0 _+ q5 C$ n$ L
保证阻抗一致，线比较窄，元器件焊盘较宽，这个实际的意义得用仪表测试对比一下看看
7 A0 N1 c5 B0 X+ U% Q- j" R
线细，焊盘宽，阻抗不一致，那么解决办法就是把焊盘下面挖空来隔层参考保证阻抗一致，但我记得不是说参考层越远，线越细吗？
作者: 我lay个去    时间: 2015-11-27 15:50
爱不单行1887 发表于 2015-11-27 15:41. L' M5 n. x( ~  O$ [% w
对的，参考层越远，阻抗不变，走线会变粗，损耗小。
& }8 ?9 |* d6 a9 C
啊，不是吧，我记得jimmy大师说过，参考层远，线可以走细一点，怎么变粗了呢，搞糊涂了啊. i4 N8 q) z5 `$ C) Z6 D3 L, A  H
作者: fallen    时间: 2015-11-27 16:44
如果0402器件，用20mil走线，共面波导方式做阻抗，留BOTTOM层，内层挖空。20mil线与0402的PAD同宽。
作者: 阿斯兰    时间: 2015-11-27 16:59
我lay个去 发表于 2015-11-27 15:48* |  B, W3 F8 L+ L
线细，焊盘宽，阻抗不一致，那么解决办法就是把焊盘下面挖空来隔层参考保证阻抗一致，但我记得不是说参考 ...

: l% {7 s6 t' Q你试下这个工具就知道参考层的高度和线宽的关系了
5 F# n4 o% w% V/ Dhttps://www.eda365.com/portal.php ... amp;_dsign=fd896bce
作者: 我lay个去    时间: 2015-11-27 17:28
阿斯兰 发表于 2015-11-27 16:59- L! k* [  H4 d2 |1 B  B
你试下这个工具就知道参考层的高度和线宽的关系了
+ N* q- b1 }8 A) A, t  Shttps://www.eda365.com/portal.php?mod=view&aid=9&pa ...
- t1 G& E7 U  U
非常感谢，可能我记错了，就是说做隔层参考的话走线会比做邻层参考的粗些是吧？
作者: 爱不单行1887    时间: 2015-11-28 08:44
我lay个去 发表于 2015-11-27 17:28
& `# a/ T! P, z. i! z" d4 m  X非常感谢，可能我记错了，就是说做隔层参考的话走线会比做邻层参考的粗些是吧？
8 D" y9 I; t( q& g5 }' b4 l. V) q
是的
作者: woaidashui    时间: 2015-11-28 13:55
说白了，这种方式，对于性能改善就是挠痒痒。。。工程师意淫出来的，没什么鸟用。。。PS一句，参考层越远，阻抗线越宽。
作者: woaidashui    时间: 2015-11-28 13:59
chrysalis 发表于 2015-11-27 14:26: T, o2 ^1 j- X
挖阻容焊盘的我没见过，不过我见过把天线焊点下方挖空的，防止阻抗突变的……这个不叫作隔层参考吗？
7 x& y% v6 G3 h1 r, d" O
你说这些的是隔层参考，但是和楼主所述的（阻容pad下挖空）没有关系，回答的没有关系等于误导别人。
作者: chrysalis    时间: 2015-11-30 08:16
woaidashui 发表于 2015-11-28 13:59& }7 a! C4 O( E  y) N, j
你说这些的是隔层参考，但是和楼主所述的（阻容pad下挖空）没有关系，回答的没有关系等于误导别人。

5 ?9 ^7 y" C2 J' j" T! H+ V  M  A看了一下，我的意思跟16#大致一样，不过我没有学过射频知识，只是根据layout见到的情况来说，原理的理解上可能是有错误吧。2 P% w* f' B1 G& x1 F
作者: gzgl153    时间: 2015-11-30 11:21
减少阻抗突变
作者: 我lay个去    时间: 2015-11-30 12:01
woaidashui 发表于 2015-11-28 13:55
" i( q/ e% q4 O* n' ]3 T说白了，这种方式，对于性能改善就是挠痒痒。。。工程师意淫出来的，没什么鸟用。。。PS一句，参考层越远， ...
# f  f; }4 o3 ?& z/ W# ?. T7 l
支持
作者: layout小二    时间: 2015-12-1 09:58
本帖最后由 layout小二 于 2015-12-1 09:59 编辑 7 z. o& N: q+ P# g' F/ p, ~

; }# o" c# v7 o) r* e4 S, e实际是有用的。MARVELL的一直要求这么做
作者: 我lay个去    时间: 2015-12-1 10:05
layout小二 发表于 2015-12-1 09:58
  q7 B! x8 D) o9 j2 K实际是有用的。MARVELL的一直要求这么做

* z! T; z+ g1 K- O2 y' F+ o: O/ n! x哦，学习了
作者: ricky_ren    时间: 2015-12-6 10:52
这个是为了减少元件的寄生电容。0 Z; i6 t% Q" k3 f4 N# L  H
因为元件和底下的GND铜皮之间距离很小，其实就是个电容了。把底下的铜挖掉，就是去掉这种寄生的电容了。
作者: 我lay个去    时间: 2015-12-7 09:50
ricky_ren 发表于 2015-12-6 10:52: ~0 I" N2 |1 l" @
这个是为了减少元件的寄生电容。( M/ a4 R! n8 v8 w" U
因为元件和底下的GND铜皮之间距离很小，其实就是个电容了。把底下的铜挖 ...

5 P" E+ a9 ]( J7 g噢，学习了
作者: muziheshui    时间: 2017-8-15 18:24
前几年去听余争老师的课也有提到过保持阻抗连续的方法其中就有挖空焊盘底部的铜，老师是做过仿真得到的结论，应该是有作用的。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2