EDA365电子工程师网

标题: allegro 生成测试点没有自带丝印外面的白圈圈 [打印本页]
作者: usm4glx    时间: 2015-11-23 16:50
标题: allegro 生成测试点没有自带丝印外面的白圈圈
如题，怎么能在生成测试点的时候自带白圈圈呢，没有白圈看起来很怪啊
% l0 E$ ^' B3 I9 d4 ^

QQ截图20151123164923.png (240.19 KB, 下载次数: 1)

QQ截图20151123164923.png

QQ截图20151123165259.png (32.27 KB, 下载次数: 0)

QQ截图20151123165259.png
作者: 5718366    时间: 2015-11-23 17:14
这个测试点不是在这里生成的) y& L- h3 B4 M. X
是做成封装元件，网表导入的
作者: 我lay个去    时间: 2015-11-23 17:14
白圈圈是TP的丝印吧，如果是丝印，增加封装的丝印，然后调进来就有了。
作者: usm4glx    时间: 2015-11-23 19:57
5718366 发表于 2015-11-23 17:14
/ L0 u( U) V* _; B1 w6 D. p这个测试点不是在这里生成的
1 {7 N" p  W2 d3 y; e, x+ D是做成封装元件，网表导入的
! E& h4 l9 W& _7 p: k, F$ H
我知道，只是我比较喜欢这种通过系统增加的方式，能不能搞成和做成封装一样的效果
% Z9 |6 g1 ^! t, L& M
' v5 u0 f% f- Z5 M
作者: usm4glx    时间: 2015-11-23 19:58
我lay个去 发表于 2015-11-23 17:147 O( J- w6 m" A2 C: g8 _
白圈圈是TP的丝印吧，如果是丝印，增加封装的丝印，然后调进来就有了。
' N. \) W/ T$ y- T. M
可是我现在使用的方式是pad的形式，增加不了丝印层8 x$ Z8 P* d" e9 c* P& E
作者: hh3020    时间: 2015-11-24 08:41
在PCB里加也行啊
作者: usm4glx    时间: 2015-11-24 09:44
hh3020 发表于 2015-11-24 08:41
: A2 O6 C% M1 d3 r+ Q/ _在PCB里加也行啊

, z3 ]9 E* s% V% b! L怎么加
' @, @2 B% w, ]# W7 N. O
$ e$ E; \0 S6 c+ [5 x- S
作者: hh3020    时间: 2015-11-24 09:55
在每个测点上手动去加丝印啊
作者: 65770096    时间: 2015-11-25 13:42
打via加的测试点就是个via  你觉得板子上的via都有圈圈会不会很奇怪
作者: 蓝色的天口    时间: 2015-11-26 09:24
这个功能一般都很少用的



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2