EDA365电子工程师网

标题: ORCAD 封装引脚对齐 [打印本页]

---

作者: 哈达恋    时间: 2015-10-29 21:03
标题: ORCAD 封装引脚对齐
使用cadence三个月了，还没体会到比altium designer好在哪里，画的基本都是两层板，没有用到什么特殊工具，觉得cadence把简单的事情复杂化了，很浪费时间，AD半小时可以完成的事情，cadence差不多要1-2小时。。。
+ X! c" v% p) s0 Z: N6 B不由得开篇感慨了一下。。。。
   
0 u: n* ]$ \/ O6 J, j, N   如上图，我画了个原理图元件封装，已经网格对齐了，也对属性进行了一些设置

) p; Z$ f4 r0 e0 `/ \- z    但是到了原理图绘制界面时，就是不对齐，它就是不对齐！！！，还变了模样！！~！！你说这是闹哪样？？？？？？？
' a' K! ]- f3 }1 F# a' @& T7 I
5 o* {% F8 P( `$ Q' F    朋友们，你们提醒我下怎么解决吧。。。我没招了。感谢~

; t5 B2 s* u, {, A. l

---

作者: 哈达恋    时间: 2015-10-29 21:20
坑死了，我画完保存，重新打开还是原来的模样。。。

---

作者: 12345liyunyun    时间: 2015-10-30 00:00
外面那虚线框没对齐

---

作者: 哈达恋    时间: 2015-12-19 21:03

12345liyunyun 发表于 2015-10-30 00:00
6 x. Y/ |1 H. I' y3 E外面那虚线框没对齐

4 V" g4 O( n' ]" J) O" `; T0 {这个有可能，我后来关闭重启电脑就好了。。。
1 E$ e; r0 h, O  C4 s

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2