EDA365电子工程师网

标题: 关于中间相邻信号层走高速信号线的问题 [打印本页]
作者: FelixPan    时间: 2015-10-4 20:20
标题: 关于中间相邻信号层走高速信号线的问题
一块六层板的层叠结构是top、power、singnal2、singnal3、gnd、bottom
8 V, S% [6 o0 }! FDDR2的数据线有人推荐我走在中间的信号层，但是走在中间的信号层不同组之间必然会有交叉和重叠，而这两层之间FR4只有8MIL  不会串扰很严重么？
# N" v. w& ^# ^* ~6 b
6 a3 K  v" g1 X: h
作者: 菩提老树    时间: 2015-10-4 20:32
会比较严重。要慎重！
作者: FelixPan    时间: 2015-10-4 20:41
菩提老树 发表于 2015-10-4 20:32. }2 F6 |* U$ h$ d/ J
会比较严重。要慎重！

) z2 H8 s1 Z2 }5 y8 C% A5 Y是的   所以我觉得可能把一部分数据线走在BOTTOM会好一些，但走在外层的抗干扰能力又会差些，所以比较纠结* W& s; Y' D. R: t( O

# W2 N; r. h, H% w
作者: 飞扬PCB    时间: 2015-10-5 12:29
FelixPan 发表于 2015-10-4 20:41) h: f* ~0 t$ _' U5 p- O
是的   所以我觉得可能把一部分数据线走在BOTTOM会好一些，但走在外层的抗干扰能力又会差些，所以比较纠 ...

5 [, O9 T7 G( M5 z3 h没有什么纠结的，信号没那么脆，注意点间距就可以了
0 S+ T) d+ T6 Y又是不能走外层，那些四层板的PC主板怎么办2 i$ E: W3 ?) r- A2 N. ]- t8 L
作者: FelixPan    时间: 2015-10-5 12:50
飞扬PCB 发表于 2015-10-5 12:29- m7 ~4 w" M2 `4 a
没有什么纠结的，信号没那么脆，注意点间距就可以了0 g6 p' c& A7 ?" I! b
又是不能走外层，那些四层板的PC主板怎么办
) c+ @2 o0 ?6 j* m: [# o
说的在理   学习了
1 b& [8 S8 r! z
. W/ X, q4 B0 O, m) ]
作者: 菩提老树    时间: 2015-10-6 21:21
FelixPan 发表于 2015-10-4 20:41
% p8 L. D0 O6 X3 A6 ^  R2 B) E是的   所以我觉得可能把一部分数据线走在BOTTOM会好一些，但走在外层的抗干扰能力又会差些，所以比较纠 ...

& N% z9 o' ~  R4 s- l不要认为信号在外层就干扰大，当然，还是要考虑信号完整性的问题
作者: leese2002    时间: 2015-10-7 12:05
肯定会有，是否严重要测试才知道。可以依据板厚做优化，S2-S3之间的介质厚度要大于2倍S2-POWER/S3-GND的介质厚度
作者: kinglangji    时间: 2015-10-7 13:16
怎么会只有8mil呢,你板厚多少?
作者: carol8688    时间: 2015-10-8 09:07
飞扬PCB 发表于 2015-10-5 12:29
3 Y, v/ f* q" i$ I& e没有什么纠结的，信号没那么脆，注意点间距就可以了) ^0 r- w. `( _: Y
又是不能走外层，那些四层板的PC主板怎么办
" S# _# Y* Y# v! }% T; Y8 y
學習
& e- F4 W+ ~4 O  j3 G2 d
作者: lxcxab    时间: 2015-10-9 10:41
飞扬PCB 发表于 2015-10-5 12:29
) ]  ~5 r- Z% s0 q# G没有什么纠结的，信号没那么脆，注意点间距就可以了5 t7 F8 {" i& G4 p& U3 w8 `2 E, [( |
又是不能走外层，那些四层板的PC主板怎么办
1 y) C6 [( p& T1 F# B) [' Q1 k- n6 X
學習
2 Q3 Z( q, S5 A' ]# @( r5 G: }
作者: layout小二    时间: 2015-10-15 10:11
对于高速板8mil已经很宽了，走内层问题不大， 两层走线尽量不要重叠，尽量呈垂直或者斜角走线。以前老的上网本和山寨平板大多都是6层。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2