EDA365电子工程师网

标题: sip 的cadence allegro sip、apd中原理图怎么设计 [打印本页]
作者: neky    时间: 2015-9-28 18:57
标题: sip 的cadence allegro sip、apd中原理图怎么设计
sip 的cadence  allegro sip、apd中原理图怎么设计
3 f0 f9 l* t8 u  r用什么设计# U0 E  Z+ L7 [: R! N: K
请那位大侠给指点一下
& L; G6 h8 _9 X; Z5 V非常感谢！！！！
, l! u( Z' ~* w0 Z
8 j% V7 T, k. o0 [9 s4 {
作者: pjh02032121    时间: 2015-9-30 16:16
跟PCB的原理图一样
作者: 锤子米啊    时间: 2016-10-21 11:18
pjh02032121 发表于 2015-9-30 16:16+ \4 G5 X6 b. C5 [" F7 a. C
跟PCB的原理图一样
  N( T- j# Q" J$ l9 q0 `- b
问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉这个问题还是不甚明朗。毕竟wb是从die上出来的；5 P$ @$ H9 Z* o- |- V" W
2、sip作为一个器件对外，设计的时候肯定有脚是悬空作为外部连接的，这个时候在原理图上是怎么处理的呢？
" `- Q- X0 z/ O% v' b$ |2 Z. Y谢谢灯大师
% X: V( R: a! y; y" k* r" O
作者: pjh02032121    时间: 2016-11-1 19:03
锤子米啊 发表于 2016-10-21 11:18' \0 X0 x: U/ f
问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉 ...

2 _/ m+ b. k+ n8 B. A% t# L可以直接原理图里做个封装，也可以直接生成，看你怎样方便就怎么办，不拘形式。
) a2 k5 B- k' ]; D6 J
作者: denny_9    时间: 2017-3-21 13:32
die, 与SIP的中对外器件 单独看做一个器件即可，原理图中把这些器件对应起来就可以了。/ ]5 t, x! ?( S" B% K  S
还有简单的 一般不需要原理图。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2