EDA365电子工程师网

标题: 电气规则里面设置的等长为何跟pcb里面网络显示值不同？ [打印本页]
作者: mengzhuhao    时间: 2015-8-31 21:26
标题: 电气规则里面设置的等长为何跟pcb里面网络显示值不同？
电气规则里面设置的等长为何跟pcb里面网络显示值不同？
8 X2 @9 M* f  c; L0 K  G- k首先我在电子规则的Propagation  delay设置一个固定值，最大最小都是1900mil，单位我切换成mil9 k* @/ M! ^2 @) M0 G, _, o  E. `! ^

1 r+ z9 G% v" K2 {7 V然后我在net里面的Propagation  delay找到我要设置的网络，创建为匹配组；然后勾选上刚才设置的规则，然后点击analyze，打开相关的分析开关2 O8 \  p2 S+ G7 ?  b2 y2 k3 B
在pcb我先随便把这些网络线拉完，然后我选择所有网络右键执行一个自动等长延迟的选项，等待数秒之后，在规则里面可以看到这样的情况' H" f$ [" }% l% [+ G3 V: I' k. A
1 ?9 r* l6 }0 t1 y

( _, \0 Y6 M8 D3 d& k ) U; w) v: U8 @# a

# {) c9 `7 l( n5 o. o/ I1 Y* m' x! H/ @) B% V- B7 R1 ]2 F

3 j8 a1 ]6 o: ?
8 }2 {) \% N: G1 q6 j0 Y
作者: mengzhuhao    时间: 2015-8-31 21:27

6 @' a" T1 v8 T; N3 e) a% C; g% [( N* y3 ]/ J# B+ B7 ?$ G
, X2 c' n. ?; \1 r0 h. T" q
但我在pcb里面选择网络显示信息的时候发现这样的情况
: Z5 g# @; f6 `  Q4 k( S) M难道没等长到设置的1900mil附近？
  ^1 u& p4 j. L8 B8 h/ c+ W% k" t+ V
作者: mengzhuhao    时间: 2015-8-31 21:42
如何我要设置绝对等长 应该注意哪些事项？
作者: mengzhuhao    时间: 2015-8-31 23:19
这个误差是不是还考虑了过孔的z方向的长度？像打孔的话有2个，就要算上2个过孔的深度？
作者: mengzhuhao    时间: 2015-9-1 00:00
mengzhuhao 发表于 2015-8-31 23:19
9 ]: G% y3 v7 t( R这个误差是不是还考虑了过孔的z方向的长度？像打孔的话有2个，就要算上2个过孔的深度？
4 s% `+ w8 P, y

/ \6 }5 ?4 }+ d) Y8 E4 @
' q( R( c3 j( x2 X7 i$ n/ {# w" o+ A这里的设置会对布线有哪些影响？: z" }' g- J3 Z. b% a+ f6 D2 u

; A; e# m: ?7 Y6 s% L6 F; B$ [
8 c  R" X- h* @; L3 U. p9 D像auto-interactive delay tune这个功能还能在哪里设置它的布局布线策略？感觉默认情况下 走出来的有时候不是很好0 t+ F* p  ?- r7 \

/ G4 q7 p9 c) g; G+ Q: F是否有规则可以限制于规范它？
7 r2 I6 G6 Y7 j7 q/ D, V) D; S; H
作者: mengzhuhao    时间: 2015-9-1 08:31
我定义了一根差分对的长度是3500mil，自动走完之后 在规则管理器里面显示的是分别3488mil与3499mil. Z7 ]5 R2 I; M( n) g  D

0 f( R) R6 g' h但是在pcb里面现在net查看的时候发现是4566mi与4595mil
* \) I* J7 E, A1 p  T% p7 H/ h
, u( I8 N7 y6 G. A5 g这个又是怎么回事？" {  `1 q0 z) i) X1 w

3 w* E( n" w6 b8 ^等长以规则里面的为准？ 那多出来的部分咋么解释，如果短了 还能理解可能是叠层的原因 这个是啥原因？
作者: jacekysun    时间: 2015-9-1 10:20
作者: dzkcool    时间: 2015-9-1 13:07
最大最小延时不要设置成相等。
作者: freeren    时间: 2015-9-1 14:07
貌似等长是在这里设置

等长.png (128.83 KB, 下载次数: 0)

等长.png
作者: mengzhuhao    时间: 2015-9-1 15:30
dzkcool 发表于 2015-9-1 13:07; p9 B% ]/ b  t: o1 X6 C% K7 k
最大最小延时不要设置成相等。
0 f5 J5 h. Y! u+ `- j3 h- @: {5 |
如果要设置成绝对等长的话一般如何做？不是最大最小都设置成一样吗？" Z- O) m6 i6 L0 i0 W( W
或者在应用中一般如何处理会比较好，实际布线优化的时候发现基本在allegro里面很难做到全等长！不知道是否跟设置有一定关系
" K! I# m* f  K% g: ?! O
& _; Y) S. P; J! e我之前使用pads，基本在自动优化等长的时候 都能做到0mil误差' {  W% i- A5 A, B- ~3 _0 y
作者: dzkcool    时间: 2015-9-1 16:11
既然有最大最小，为什么要设置成一样？如果设置成一样，干脆就只给一个目标参数就好了。& w! v" c0 w+ n% f5 Q: A6 K
作者: freeren    时间: 2015-9-1 18:10
我的理解，等长一般是相对等长，以某个信号为基准（如：clk）,然后允许范围内+-偏差，像楼主这样做等长就是绝对等长，完全一样，很难
作者: freeren    时间: 2015-9-1 18:12
还有你MIL单位已经很小了，精度就没必要到小数点后4位，只要两位数，就够了吧



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2