EDA365电子工程师网

标题: 原理图芯片封装分布出错,导不了网表,请求帮助! [打印本页]

作者: yangmingen    时间: 2015-8-13 12:30
标题: 原理图芯片封装分布出错,导不了网表,请求帮助!
如下图,source packag , source part 的值与其它分页的不一样,导网表报错:2 y' }& t% I1 B& U+ {: D3 _* M5 c% s
; Q( ]4 ?' F5 V
Checking Pin to Port Connections. D5 e- ?# m' y* q, W" u3 \: ~4 {

+ Z6 _  b# T+ A) z9 ~5 v& \Checking for Invalid References; L2 g/ o5 s2 P/ U$ F) k
ERROR [DRC0026]   This reference has already been assigned to a different package type. U502:  SCHEMATIC1, 02.RX-LVDS&TX-MINILVDS  (1.72, 8.48)
* E  H- W+ U5 p& G9 U. e
( Z+ M6 b8 p6 uChecking for Duplicate References  O5 g! X: B) P! ?$ n" J

- E! Z5 D1 a6 |9 H' N4 N: g % @* E* p7 R. I" T# ?

作者: fallen    时间: 2015-8-13 13:42
同一器件的不同部分吗?
2 V0 D& u8 t/ a6 I那么应该是位号要一样,后面再加ABCD....
9 D5 g. V) X* V8 V# M
+ N* E: _; I) X7 Q0 `, G另外你这个问题,可以从其他正确的地方复制一个过来,然后再改后缀。
作者: kevin890505    时间: 2015-8-13 15:18
把这个器件更新下就行了撒,或者直接替换为同一个源




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2