EDA365电子工程师网

标题: 信号完整性问题最小化的通用设计原则 [打印本页]
作者: weirong    时间: 2008-9-20 10:51
标题: 信号完整性问题最小化的通用设计原则
看过的人可以再温习一次  没看过的新手一定会有帮助  d8 j+ v+ O+ ^# V( j/ y8 s
1:保持信号在整个路径中感受到的瞬态阻抗不变  使用可控阻抗布线; _, q* C+ M2 G( G! _- v4 H9 L) X0 A
2:理想情况下,所有的信号应使用低低电压平面作为参考平面啊,地平面比电源平面的特性阻抗大.
* a& i2 s, G- f3:如果使用不同的电压平面作为信号的参考平面,则这些平面之间必须紧密耦合.+ L% w- j5 v& l1 Z, D5 q
4:每个信号都必须有返回路径,它位于信号路径的下方,其宽度至少是信号线宽的3倍
  `) J! v0 x; l# L, b0 ^5:即使信号路径布线绕道进行,也不能跨越返回路径上的突变处
作者: weirong    时间: 2008-9-20 11:00
6:在布线时,使所有差分对的差分阻抗为一常量, P9 B- _) K7 i- B0 Y
7:在差分对中尽量避免不对称性,所有布线都应该如此.4 y6 z0 f) M. r( U2 C( ]
8:如果差分对中的线间距发生改变,也应该调整线宽来保持差分阻抗不变( \/ {2 N# x3 s
9:一般看说,在实际中应尽量使差分对紧耦合4 w9 E6 i+ @/ v" R, L5 ?2 k: _
10:如果损耗很重要,应使用尽可能宽的信号线,不要使用小于5MIL的布线,应使布线尽量短,尽量做到容性突变最小化
作者: weirong    时间: 2008-9-20 11:10
11:对于微带线或带状线来说,保持相邻信号路径的间距至少为线宽的2倍.: E7 |+ Q3 r% _$ A5 d% A
12:使返回路径中的信号可能经过的突变最小化
+ x4 r  n" A2 O- x- l' }0 w. |13:如果在返回路径中必须跨越间隙,则只能使用差分对,决不能用离的很近的单端信号布线跨越间隙
; R( j! E7 Y* `2 D+ J, |0 m14:使信号路径与返回路径尽量接近,并同时与系统阻抗相匹配,可以减少信号路径中的地弹, \1 d: t9 v# L, l
15:使电源平面和返回平面尽量接近,可以减少电源返回路径的地弹躁声
作者: weirong    时间: 2008-9-20 11:19
16:所有的空引线或引脚都应接地
0 B# y+ g$ D$ X2 u$ F' t- b17:如果信号改变参考平面,则参考平面应尽量靠近信号平面.如果使用去藕电容器来减少返回路径的阻抗,它的电容值并不重要,具有最低回路电感的电容才是关键.6 a+ s6 ]. U5 V% M$ w; k
18:如果有大量信号线切换参考平面,就要使这些信号线的过孔彼此之间尽量远离,而不是集中在同一个地方
( b, u2 g' k: V) ^) W' `% A2 _19:如果有信号切换参考平面,并且这些参考平面具有相同的电压,则尽量将信号线过孔与返回路径过孔放置在一起
作者: forevercgh    时间: 2008-9-21 13:52
17:如果信号改变参考平面,则参考平面应尽量靠近信号平面.如果使用去藕电容器来减少返回路径的阻抗,它的电容值并不重要,具有最低回路电感的电容才是关键.
$ ~8 J* m% K! Q/ P0 B$ p  o4 g  X
楼主可否解释下为什么去耦电容的值不重要？？？
作者: weirong    时间: 2008-9-22 16:49
去耦电容的一个重要特性是:在频率较高时,阻抗仅和回路电感有关,此电感称为等效串联电感,所以在高频时,减小去耦电容的阻抗就是设法减少芯片焊盘和去耦电容之间这个完整路径的回路电感
; d4 O2 H* d( e, Y2 U" X! U所以不同的电容量的电阻在高频时其阻抗也趋于一致1 M$ o9 g2 v% M! [) J9 v  |
所以高频时减少去耦电容的唯一方法就是减少它的回路电感
作者: weirong    时间: 2008-9-22 16:56
减少去耦电容的回路电感的最好方法:& W0 b7 e; g/ U5 ~
1使电源平面和地平面靠近电路板表面层以缩短过孔( ^- h- K! c; q" o' i: [' a
2使用尺寸较少的电容器% Z1 d$ m; T2 e% J6 h
3从电容器焊盘到过孔间的连线要尽量短
$ Z7 g5 d3 ~- Q2 Q4 ~4:将多个电容器并联使用
作者: xushuai    时间: 2008-9-24 15:12
有些看 不懂
作者: kljy911    时间: 2008-9-26 17:00
能再白话文一点就更好了~~~
作者: libsuo    时间: 2008-9-26 17:45
这个准则让没有SI基础的人看更迷糊
作者: weirong    时间: 2008-9-26 18:40
看不懂没关系，可以提问啊，论坛这么多高手，斑竹，大家一起学习啊　，我也有很多知道有这么回事，具体为什么也没怎么去深究啊　 大家一起讨论，不然菜鸟怎么成高手啊
作者: 天空之城    时间: 2008-9-28 15:48
1使电源平面和地平面靠近电路板表面层以缩短过孔
# U" T% E+ g; T- b2使用尺寸较少的电容器
5 l" p2 R9 |3 B5 y+ P  H从电容器焊盘到过孔间的连线要尽量短+ T- ^4 Y' C1 u
:将多个电容器并联使用' ]+ q7 |' |; Z
这点我是深有体会的: `/ v8 ^, C1 \1 {
我们公司现在就是这么做设计的
作者: weirong    时间: 2008-9-28 15:59
关于5楼的提问 后来回去想了一下,因为高频阻抗和回路电感有关,所以我从电感下手,把电容当做一个局部电感,不考虑局部互感,而局部自感和长度导体截面积有关,长度越长,电感越大.导体截面积越大,电感将减少.不知道这样解释对不对
作者: lihongfei_sky    时间: 2008-10-4 20:19
18:如果有大量信号线切换参考平面,就要使这些信号线的过孔彼此之间尽量远离,而不是集中在同一个地方7 G2 F$ W% Z4 Z  i, b7 G
问楼主一下，过孔放着尽量远离，这个距离是多少，$ I- y5 p: e8 U2 j7 p5 B$ k
我看很多朋友再走数据线换层的时候，好像都是集中在一起的，可能会造成层次普通不连续，但是我看别人layout朋友好像都是这么做的
作者: weirong    时间: 2008-10-5 19:25
如果你把过孔当做一段传输线，传输线当然是越远越好，减少串扰啊，而且过孔的寄生电感对信号的影响很大啊，和板厚有很大的关系，至于距离你可以满足3W,10W,只要你的板足够大，当然越远越好啊，不过你 说的数据线集中在一起，应该是数据线要严格等长把，不可能去绕很远打过孔把。拙见
作者: forevercgh    时间: 2008-10-7 09:49
原帖由 weirong 于 2008-10-5 19:25 发表
2 p' {3 [: {' ~8 ]6 Q1 x/ B6 A如果你把过孔当做一段传输线，传输线当然是越远越好，减少串扰啊，而且过孔的寄生电感对信号的影响很大啊，和板厚有很大的关系，至于距离你可以满足3W,10W,只要你的板足够大，当然越远越好啊，不过你 说的数据线集中 ...

5 X# E, u, ~' |; j: {" v: g- }; l5 {& T, j
过孔表现的主要是容性
作者: weirong    时间: 2008-10-7 12:33
过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用
作者: lihongfei_sky    时间: 2008-10-7 21:17
原帖由 forevercgh 于 2008-10-7 09:49 发表 2 d6 ?8 u& e, Q7 {; g; N

  A6 U; i8 I, ~& y; g- v# i' d/ S0 n( R) z; J8 W0 P: h
过孔表现的主要是容性

6 \" ~1 f9 s" ^. u6 j过孔应该主要成感性吧% [5 P6 T) i& }. Y
成容性给我的感觉根本就是寄生电荷，如果频率变化较快给我的感觉应该是成感性的



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2