EDA365电子工程师网

标题: 多层板地包线的问题 [打印本页]

作者: abtc1130    时间: 2015-7-20 09:01
标题: 多层板地包线的问题
由于基础知识太差,在这想请教大家几个问题,望大家指点。
6 l. e3 H; R: f5 A2 A    在一个4层板的设计中,我现在需要对顶层的一高速时钟线进行包地操作。
: q$ k# ?- ^) e" m0 [    问题1:
, ?! h) ?) |' J% y' w    该怎么操作?我的想法是用GND网络的线把此时钟线包好之后通过过孔连接到底层,行不行?/ a6 {* [) K8 `  S4 E1 R
    问题2:
4 S& @6 U9 D" [    如果在4层板中,在顶层信号层中布线有地线,那么如某些高速总线进行阻抗计算时,那么在顶层的这条地线会不会影响阻抗的计算,也就说顶层的把这条线作为了参考
" M  }% o' G% J. I
作者: 菩提老树    时间: 2015-7-20 09:20
1、可以这样设计,但是最好GND线要宽一些,这样方便打via;2、会影响阻抗的设计,最好做到影响最小
作者: kinglangji    时间: 2015-7-20 10:11
问题2:会影响,这一直是一个对立的问题.如果我做的话一般会把间距设在15mil左右吧,具体看你详细
作者: yueguang3048    时间: 2015-7-20 11:51
和三楼的做法相同
作者: woaidashui    时间: 2015-7-20 14:23
1:可以,包地表面的意思就是net被GND网络包围。
作者: woaidashui    时间: 2015-7-20 14:24
woaidashui 发表于 2015-7-20 14:23! F0 Z% ]& m3 Z! l; {4 w- @
1:可以,包地表面的意思就是net被GND网络包围。
) q8 S& o+ k. [& F) }6 A; ]( Z1 l
2:有影响,至于阻抗线线宽线距,我们一般会请板厂做最终的阻抗评估。
作者: 小哥    时间: 2015-7-22 12:08
现在很多板厂做板子,就是让cam工程师算一下阻抗,然后就按照算出来的线宽去腐蚀制作了,都没用阻抗测试仪的;
作者: liuzhi    时间: 2015-7-27 10:14
会有些影响 但是地与信号间距大于15mil时同层对阻抗影响可以忽略不计
作者: hanna2012    时间: 2016-8-25 13:45
:)




欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2