EDA365电子工程师网

标题: PCIE布线规则 [打印本页]
作者: yjj198709    时间: 2015-7-9 18:02
标题: PCIE布线规则
最近在做IC的LOAD-BOARD设计，涉及到PCIE接口，长度有10000MIL左右，请问需要做弧形走线，内部做+/-5mil的要求就可以了么？/ Q. ~. t* c) n; D4 \  Y
求教。4 N: T/ d4 z% x) V% Y
作者: yjj198709    时间: 2015-7-9 18:04
补充一下，是PCIE2.0
作者: 菩提老树    时间: 2015-7-9 19:38
其实没有必要做弧形走线，+/-5mil完全足够；当然，要是你有时间，你也可以做弧形，也可以做等长到1mill
作者: jacekysun    时间: 2015-7-10 09:07
菩提老树 发表于 2015-7-9 19:382 C" n7 @" \# L/ j# [4 s
其实没有必要做弧形走线，+/-5mil完全足够；当然，要是你有时间，你也可以做弧形，也可以做等长到1mill

$ n6 _) L. N& u  m- O3 F* M" F) x" T# N7 P
作者: yjj198709    时间: 2015-7-10 09:10
https://www.eda365.com/forum.php? ... 0696&pid=922934
% k! E( w9 j$ ~0 N谢谢菩提老树，请问PCIE差分PAIR是否不需要做等长，有没有长度的限制？这里我是按照走同层，差分对内5mil来做规则。TX部分使用0.1UF交流耦合电容。
作者: 菩提老树    时间: 2015-7-10 11:48
通常情况下，PCIE routing是不要求对间等长的，但是也有特殊的平台需要，具体的参考下芯片要求。如果没有明说，那即默认不做；对于5mil的等长，也是没有问题的
作者: 只为一口气    时间: 2015-7-31 22:47
长度有点太长了吧，10000mil...



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2