EDA365电子工程师网

标题: [疑难求助] 4层板的DDR3地址线等长问题 [打印本页]

作者: mike9621 时间: 2015-6-22 20:54
标题: [疑难求助] 4层板的DDR3地址线等长问题

各位大侠好，小弟最近在走一个DDR3的布线，数据线等长做到了+/-5mil,可地址线和控制线由于空间不够，只能做到+/-200mil，这样布线有问题吗？设计的板子是4层板，中间两层是电源和地，为了保持参考平面的完整性，中间两层不能走线。看了很多的书籍和设计要求，有的说是要求在20mil，有的说地址线要求不高，差别大点也问题不大。小弟以前没有从事过相关的设计，请求各位大侠能够指点迷津，非常感激！

bottom.jpg (81.9 KB, 下载次数: 2)

top.jpg (84.35 KB, 下载次数: 1)

作者: dzkcool 时间: 2015-6-23 10:13
等长误差没问题。

作者: mike9621 时间: 2015-6-23 12:01
非常感谢您的回复，谢谢

作者: beth009 时间: 2015-6-25 21:22
请问你用的T型拓扑？

作者: mike9621 时间: 2015-6-26 08:08
是的，两片DDR3之间用的T型拓扑，T点距两片DDR等长，但每个地址线之间未做等长，通过主芯片和T点之间进行等长控制。由于空间比较紧凑，只能做到200mil，不知有没有问题？

作者: jacekysun 时间: 2015-6-26 08:35

作者: lqf 时间: 2015-7-1 08:50
2层就走出来了，太厉害了，成本控制成本太严格了吧。

作者: wengcq 时间: 2015-7-6 13:54
2层出来？很好奇，你的VTT上拉电阻，还有耦合电容怎么处理？

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)