EDA365电子工程师网

标题: 为什么滤波电容的阻抗需小于芯片动态阻抗？ [打印本页]
作者: weichen743    时间: 2015-6-7 18:53
标题: 为什么滤波电容的阻抗需小于芯片动态阻抗？

. O7 g3 z/ \; I; t正在读王剑宇老师的《高速电路设计实践》一书，其中关于举例2-12有一句描述说“要求滤波电容阻抗小于芯片阻抗”。滤波电容阻抗和芯片阻抗是并联的关系吗？怎么理解这句话呢？求大侠们指点。谢谢！+ {5 a" ~% g" F  S. S& Z3 b

, M; Z0 B3 Q1 a% q5 v1 z+ _( E& U, R  T& ?8 ?! j% _) `# ~9 C

% H7 f% ?9 K+ Q0 q4 x( g8 k
3 \/ x0 ?3 z5 {3 T$ R& Z$ I
作者: fallen    时间: 2015-6-8 11:01
就是电源阻抗小于目标阻抗。
作者: weichen743    时间: 2015-6-8 22:35
给力~~多谢点播~~
作者: kobeismygod    时间: 2015-6-9 18:02
按照这个人说法就是：电容的ESR和I/O的内阻构成了一个分压网络，但ESR比I/O内阻越小，噪声信号被分压的越厉害，就等于噪声得到了抑制?
作者: weichen743    时间: 2015-6-9 20:54
我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降，使电压更有效地传递到负载端。这个是在Altera PDN工具里看到的一张图，通过电容网络和PWR/GND平面，降低在动态电流变化最大时的目标阻抗，从而降低DC drop。
2 X; X& ?! n& ~4 N) a* t- t3 R+ M6 x
( H2 e5 ^* Z. i+ u7 ?" P
$ V2 D1 H) B5 q" L; U% e& C8 \/ P* ~- Y理解不一定正确，欢迎指正。
+ i: p+ R1 Z9 O" s) [) Z6 _6 N
作者: bingshuihuo    时间: 2015-6-9 23:57
weichen743 发表于 2015-6-9 20:54* f% ?! R- Z& z  U% q
我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降 ...
# P; y. p; ?/ |2 c4 ^
说的有道理！！！！！！！！！
7 W* A. I. ^) y- ~
作者: skatecom    时间: 2015-6-10 08:43
路径的问题，阻抗小，那个回路优先，干扰的纹波直接从那回到地，而不经过IC
作者: fallen    时间: 2015-6-10 11:47
weichen743 发表于 2015-6-9 20:54
( k3 B+ Y0 M% L0 V我觉得应该是通过电容网络降低在动态电流变化时，由于电源芯片本身电阻/电感，和走线电阻/电感所带来的压降 ...

3 @5 A0 I* J8 ^$ i+ a5 N2 L理解的非常到位！
6 N$ I7 ~: g1 ~* B就是那个意思，参考BUCK的输出纹波电流和电容DCR的计算。
, b! K8 y: B8 N5 R8 s负载的电流变动，产生了di) X+ R9 P5 ?9 H# p( q. a
而负载的电压波动要求，限制了纹波的要求。$ D! w5 q: X/ l; C+ A0 v, x$ u
假设不考虑或者电容足够大，忽略电容充放电的影响。
& [( D6 _3 n% |6 e) t那么就只有ESR*DI的影响，这就是可以看作电源阻抗低于目标阻抗（动态阻抗）的要求。; J: B( b2 _: l* k3 V0 @
作者: weichen743    时间: 2015-6-10 20:13
fallen 发表于 2015-6-10 11:47
/ A+ \) [# k% c9 I& I! O- Z6 n理解的非常到位！2 ?4 ~8 ]& |+ x9 z! C- ?
就是那个意思，参考BUCK的输出纹波电流和电容DCR的计算。
2 H* x/ F  o( H. S; M负载的电流变动，产生了di
" o; n: D  z' A& V/ e2 _0 C ...
) A! r7 [7 _, o4 W
我觉得从电源芯片这端好理解。不过文中所提到的芯片感觉是目标IC端，它的动态阻抗感觉不在传输路径上，只是接收端。有点不明白文中为什么那么写。
8 H, i8 t, h- \0 U" e) u7 F  X3 x9 R) ~" U, Q
作者: fallen    时间: 2015-6-11 10:06
weichen743 发表于 2015-6-10 20:139 U; N1 F2 E. Z  N) }' p# i5 _- p* D
我觉得从电源芯片这端好理解。不过文中所提到的芯片感觉是目标IC端，它的动态阻抗感觉不在传输路径上，只 ...

* f+ V' v4 f. }' `% A! y我的理解如下：8 |4 ~3 f7 Z1 d- W: ]2 r6 e
1 文中所说的，FPGA的IO电流IMAX=0.5A，而电流的波动是50%，也就是0.25A，则我认为他所需要的电流是在0.25A-0.5A之间。
" v$ R( \5 B$ K6 y$ c2 文中说的电压的波动取5%，也就是他所允许的或者叫可以接受的电压波动是1.8V*5%=0.09V.
1 A& ~; w+ ]; m, z, v% h3 这就要求电源在提供波动电流的同时必须满足纹波的要求。
# ^& d5 Q" l% v, i4 文中的意思是通过计算目标阻抗或者叫动态阻抗，来反推电源滤波电容所需要满足的要求。
) z7 w" e4 p* _! x" f% \$ `6 L! B
作者: weichen743    时间: 2015-6-11 21:56
fallen 发表于 2015-6-11 10:06
. i% {2 d5 u9 q9 i4 u我的理解如下：
9 H% w  a  b; S" R5 l' e  s9 K1 文中所说的，FPGA的IO电流IMAX=0.5A，而电流的波动是50%，也就是0.25A，则我认为他所 ...
1 ?; u8 W3 B: ]- o7 R
非常感谢！分析的很到位！
0 F6 q7 [. ^# h



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2